1、推荐 PCB 设计者必看资料（非常全面！ ） 本人收集的 PCB 设计教程（建议斑竹置顶！ ） 目 录 高速 PCB 设计指南之一 高速 PCB 设计指南之二 PCB Layout 指南 (上 ) PCB Layout 指南 (下 ) PCB 设计的一般原则 PCB 设计基础知识 PCB 设计基本概念 pcb 设计注意事项 PCB 设计几点体会 PCB LAYOUT 技术大全 PCB 和电子产品设计 PCB 电路版图设计的常见问题 PCB 设计中格点的设置 新手设计 PCB 注意事项 怎样做一块好的 PCB 板 射频电路 PCB 设计 设计技巧整理 用 PROTEL99 制作印刷电路版的基本流
2、程 用 PROTEL99SE 布线的基本流程 蛇形走线有什么作用 封装小知识 典型的焊盘直径和最大导线宽度的关系 新手上路认识 PCB 新手上路认识 PCB (注：以上目录没有先后顺序，下载地址： 高速 PCB 设计指南之一 高速 PCB 设计指南之一 第一篇 PCB布线 在 PCB 设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个 PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。 PCB 布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的
3、边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线， 先把要布的连线进行全局的布线路径优化， 它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。 对目前高密度的 PCB 设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完
4、善， PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。 1 电源、地线的处理 既使在整个 PCB 板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述： （ 1） 、众所周知的是在电源、地线之间加上去耦电容。 （ 2） 、尽量加宽电源、地线宽度，最好是地线比电源
5、线宽，它们的关系是：地线电源线信号线， 通常信号线宽为： 0.2 0.3mm,最经细宽度可达 0.05 0.07mm,电源线为 1.2 2.5 mm 对数字电路的 PCB 可用宽的地导线组成一个回路 , 即构成一个地网来使用 (模拟电路的地不能这样使用 ) （ 3） 、用大面积铜层作地线用 ,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理 现在有许多 PCB 不再是单一功能电路（数字或模拟电路） ，而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高
6、，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人 PCB 对外界只有一个结点，所以必须在 PCB 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在 PCB 与外界连接的接口处（如插头等） 。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在 PCB 上不共地的，这由系统设计来决定。 3 信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源
7、层，其次才是地层。因为最好是保留地层的完整性。 4 大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：焊接需要大功率加热器。容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（ heat shield）俗称热焊盘（ Thermal） ，这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。 5 布线中网络系统的作用 在许多 CAD 系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加
8、，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。 标准元器件两腿之间的距离为 0.1 英寸 (2.54mm),所以网格系统的基础一般就定为 0.1 英寸 (2.54 mm)或小于 0.1 英寸的整倍数，如： 0.05 英寸、 0.025 英寸、 0.02 英寸等。 6 设计规则检查（ DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所
9、制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： （ 1） 、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 （ 2） 、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在 PCB中是否还有能让地线加宽的地方。 （ 3） 、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。 （ 4） 、模拟电路和数字电路部分，是否有各自独立的地线。 （ 5）后加在 PCB 中的图形（如图标、注标）是否会造成信号短路。 （ 6）对一些不理想的线形进行修改。 （ 7） 、在 PCB 上
10、是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 （ 8） 、 多层板中的电源地层的外框边缘是否缩小， 如电源地层的铜箔露出板外容易造成短路。 * 第二篇 PCB布局 在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是 PCB 设计成功的第一步。 布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标
11、注于原理图，使得 PCB 板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来 , 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。 -考虑整体美观 一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成 功的。 在一个 PCB 板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。 -布局的检查 印制板尺寸是否与加工图纸尺寸相符？能否符合 PCB 制造工艺要求？有无定位标记？ 元件在二维、三维空间上有无冲突？ 元件布局是否疏密有序，排列整齐？是否全部布完？ 需经常更换的元件能否方便的更换？插件板插入设备是否方便？
12、 热敏元件与发热元件之间是否有适当的距离？ 调整可调元件是否方便？ 在需要散热的地方，装了散热器没有？空气流是否通畅？ 信号流程是否顺畅且互连最短？ 插头、插座等与机械设计是否矛盾？ 线路的干扰问题是否有所考虑？ * 第三篇 高速 PCB 设计 （一） 、电子系统设计所面临的挑战 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事 100MHZ 以上的电路设计，总线的工作频率也已经达到或者超过 50MHZ，有的甚至超过 100MHZ。目前约 50% 的设计的时钟频率超过 50MHz，将近 20% 的设计主频超过 120MHz。 当系统工作在 50MHz 时，将产生传输线效应和信号
13、的完整性问题；而当系统时钟达到120MHz 时，除非使用高速电路设计知识，否则基于传统方法设计的 PCB 将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。 （二） 、什么是高速电路 通常认为如果数字逻辑电路的频率达到或者超过 45MHZ50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说） ，就称为高速电路。 实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2 数字信
14、号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。 信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于 1/2 的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。 （三） 、高速信号的确定 上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于 1/2 驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在 PCB 设计中由实际布线长度决定。下图为信号上升
15、时间和允许的布线长度 (延时 )的对应关系。 PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多， 延时将增大。 通常高速逻辑器件的信号上升时间大约为 0.2ns。 如果板上有 GaAs芯片，则最大布线长度为 7.62mm。 设 Tr 为信号上升时间， Tpd 为信号线传播延时。如果 Tr 4Tpd，信号落在安全区域。如果 2Tpd Tr 4Tpd，信号落在不确定区域。如果 Tr 2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。 （四） 、什么是传输线 PCB 板上的走线可等效为下图所示的串联和并联的电容、电
16、阻和电感结构。串联电阻的典型值 0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的 PCB 连线中之后，连线上的最终阻抗称为特征阻抗 Zo。线径越宽，距电源 /地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。 （五） 、传输线效应 基于上述定义的传输线模
17、型，归纳起来，传输线会对整个电路设计带来以下效应。 反射信号 Reflected signals 延时和时序错误 Delay 数字地区域和模拟地区域用一条直的空隙隔开。 5.2 四层板中， 使用数字和模拟地区域覆盖数字和模拟元器件 (除 DAA)； Modem DGND引脚接至数字地区域， AGND 引脚接至模拟地区域 ;数字地区域和模拟地区域用一条直的空隙隔开。 5.3 如设计中须 EMI 过滤器， 应在接口插座端预留一定空间， 绝大多数 EMI 器件 (Bead/电容 )均可放置在该区域 ;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。 5.4 每个功能模块电源应分开。 功能模块可分
18、为： 并行总线接口、 显示、 数字电路 (SRAM、EPROM、 Modem)和 DAA 等，每个功能模块的电源 /地只能在电源 /地的源点相连。 5.5 对串行 DTE 模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。 5.6 地线通过一点相连，如可能，使用 Bead；如抑制 EMI 需要，允许地线在其它地方相连。 5.7 所有地线走线尽量宽， 25-50mil。 5.8 所有 IC 电源 /地间的电容走线尽量短，并不要使用过孔。 6. 晶振电路 6.1 所有连到晶振输入 /输出端 (如 XTLI、 XTLO)的走线尽量短，以减少噪声干扰及分布电容对 Crystal 的影响。 XTL
19、O 走线尽量短，且弯转角度不小於 45 度。 (因 XTLO 连接至上升时间快，大电流之驱动器 ) 6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上 离晶振最近的 DGND 引脚，且尽量减少过孔。 6.3 如可能，晶振外壳接地。 6.4 在 XTLO 引脚与晶振 /电容节点处接一个 100 Ohm 电阻。 6.5 晶振电容的地直接连接至 Modem 的 GND 引脚，不要使用地线区域或地线走线来连接电容和 Modem 的 GND 引脚。 7. 使用 EIA/TIA-232 接口的独立 Modem 设计 7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物
20、质以减小EMI。 7.2 各电源线上放置相同模式的 Choke。 7.3 元器件放置在一起并紧靠 EIA/TIA-232 接口的 Connector。 7.4 所有 EIA/TIA-232 器件从电源源点单独连接电源 /地。电源 /地的源点应为板上电源输入端或调压芯片的输出端。 7.5 EIA/TIA-232 电缆信号地接至数字地。 7.6 以下情况 EIA/TIA-232 电缆屏蔽不用接至 Modem 外壳 ;空接 ;通过 Bead 接到数字地 ;EIA/TIA-232 电缆靠近 Modem 外壳处放置一磁环时直接连到数字地。 8. VC及 VREF 电路电容走线尽量短，且位於中性区域。 8
21、.1 10uF VC 电解电容正极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的 VC引脚 (PIN24)。 8.2 10uF VC 电解电容负极与 0.1uF VC 电容的连接端通过 Bead 後用独立走线连至Modem 的 AGND 引脚 (PIN34)。 8.3 10uF VREF 电解电容正极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的VREF 引脚 (PIN25)。 8.4 10uF VREF 电解电容负极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的VC 引脚 (PIN24)；注意与 8.1 走线相独立。 VREF -+
22、-+ 10u 0.1u VC -+-+ 10u 0.1u +-+-+ AGND 使用之 Bead 应满足： 100MHz 时，阻抗 =70W ; ; 额定电流 =200mA ; ; 最大电阻 =0.5W。 9. 电话和 Handset 接口 9.1 Tip和 Ring 线接口处放置 Choke。 9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、 Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意， 一般做法是预留这些器件的位置，以便性能 /EMI 测试认证时调整。 9.3 Tip和 Ring 线到数字地间放置耐压高的滤波电容 (0.001uF/1KV)。 2005-
23、03-09 13:39 广告 SP100A 微型编程器价格下调，仅需 100 元 nahuhsnil 等级： 新手上路 贴子： 14 积分： 7 金币： 1 注册： 2005-02-24 第 4 楼 5、 PCB 设计的一般原则 PCB设计的一般原则 内容 :印制电路板 (PCB)是电子产品中电路元件和器件的支撑件 它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展， PGB 的密度越来越高。 PCB 设计的好坏对抗干扰能力影响很大因此，在进行 PCB 设计时必须遵守 PCB 设计的一般原则，并应符合抗干扰设计的要求。 PCB 设计的一般原则 要使电子电路获得最佳性能， 元器件的布且及
24、导线的布设是很重要的。 为了设计质量好、造价低的 PCB应遵循以下一般原则： 1.布局 首先，要考虑 PCB 尺寸大小。 PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定 PCB 尺寸后再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路
25、。带高电压的元器件应尽量布置在调试时手不易触及的地方。 (3)重量超过 15g 的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 (4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。 (5)应留出印制扳定位孔及固定支架所占用的位置。 根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则： (1)按照电路的流程安排各个功能电路单元的位置，
26、使布局便于信号流通，并使信号尽可能保持一致的方向。 (2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在 PCB 上尽量减少和缩短各元器件之间的引线和连接。 (3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观而且装焊容易易于批量生产。 (4)位于电路板边缘的元器件，离电路板边缘一般不小于 2mm。电路板的最佳形状为矩形。长宽比为 3： 2 成 4： 3。电路板面尺寸大于 200x150mm 时应考虑电路板所受的机械强度。 2布线 布线的原则如下； (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，
27、以免发生反馈藕合。 (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。 当铜箔厚度为 0.05mm、宽度为 115mm 时通过 2A 的电流，温度不会高于 3，因此导线宽度为 1.5mm 可满足要求。对于集成电路，尤其是数字电路，通常选 0.020.3mm 导线宽度。当然，只要允许，还是尽可能用宽线尤其是电源线和地线。 导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至 58mm。 (3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则长时间受
28、热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状 .这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 3.焊盘 焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径 D 一般不小于 (d+1.2)mm，其中 d 为引线孔径。对高密度的数字电路，焊盘最小直径可取 (d+1.0)mm。 PCB 及电路抗干扰措施 印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就 PCB 抗干扰设计的几项常用措施做一些说明。 1.电源线设计 根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
29、2.地段设计 地线设计的原则是； (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。 (2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在 23mm 以上。 (3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。 3.退藕电容配置 PCB 设计的常规做法之一是在
30、印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是： (1)电源输入端跨接 10100uf 的电解电容器。如有可能，接 100uF 以上的更好。 (2)原则上每个集成电路芯片都应布置一个 0.01pF 的瓷片电容，如遇印制板空隙不够，可每 48 个芯片布置一个 110pF 的但电容。 (3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、 ROM 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。 (4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点： (1 在印制板中有接触器、继电器、按钮等元件时操作它们时均会产生较大火花放电，必须采用附图所示的
31、 RC 电路来吸收放电电流。一般 R 取 12K， C 取 2.247UF。 (2CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。 经常使用排阻做为上拉或下拉。 排阻的公共端接电源或地线，在实际使用过程中发现，如果排阻值较大则通过公共端耦合引起误动作。 排阻值较小则增加系统功耗。 结论：排阻阻值要慎选，公共端接线或电源线要粗，最好有退耦电容。 * RF产品设计过程中降低信号耦合的 PCB 布线技巧 一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注 RF 电路设计技巧。 RF 电路板的设计是最令设计工程师感到头疼的部分，如想一次获得成功，仔细规划
32、和注重细节是必须加以高度重视的两大关键设计规则。 射频 (RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术” ，但这个观点只有部分正确， RF 电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。 当然，有许多重要的 RF 设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，不过，本文将集中探讨与 RF 电路板分区设计有关的各种问题。 今天的蜂窝电话设计以各种方式将所有的东西集成在一起，这对 RF 电路板设计来说很不利。 现在业界竞争非常激
33、烈， 人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和 RF 电路都紧密地挤在一起，用来隔开各自问题区域的空间非常小，而且考虑到成本因素，电路板层数往往又减到最小。令人感到不可思议的是，多用途芯片可将多种功能集成在一个非常小的裸片上，而且连接外界的引脚之间排列得又非常紧密，因此 RF、 IF、模拟和数字信号非常靠近，但它们通常在电气上是不相干的。电源分配可能对设计者来说是一个噩梦，为了延长电池寿命，电路的不同部分是根据需要而分时工作的，并由软件来控制转换。这意味着你可能需要为你的蜂窝电话提供 5 到 6 种工作电源。 一、 RF 布局概念 在设计 RF 布局时，有几个总的原则
34、必须优先加以满足： 尽可能地把高功率 RF 放大器 (HPA)和低噪音放大器 (LNA)隔离开来，简单地说，就是让高功率 RF 发射电路远离低功率 RF 接收电路。如果你的 PCB 板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多， PCB 空间较小，因而这通常是不可能的。你可以把他们放在 PCB 板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括 RF 缓冲器和压控制振荡器 (VCO)。 确保 PCB 板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。稍后，我们将讨论如何根据需要打破这个设计原则，以及如何避免由此而可能引起的问题。 芯片和电
35、源去耦同样也极为重要，稍后将讨论实现这个原则的几种方法。 RF输出通常需要远离 RF 输入，稍后我们将进行详细讨论。 敏感的模拟信号应该尽可能远离高速数字信号和 RF 信号。 二、如何进行分区？ 设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、 RF 走线、敏感电路和信号以及接地等的分区。 首先我们讨论物理分区问题。元器件布局是实现一个优秀 RF 设计的关键，最有效的技术是首先固定位于 RF 路径上的元器件，并调整其朝向以将 RF 路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。 最有效的电路板堆叠
36、方法是将主接地面 (主地 )安排在表层下的第二层，并尽可能将 RF线走在表层上。将 RF 路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少 RF 能量泄漏到层叠板内其他区域的机会。 在物理空间上， 像多级放大器这样的线性电路通常足以将多个 RF区之间相互隔离开来，但是双工器、混频器和中频放大器 /混频器总是有多个 RF/IF 信号相互干扰，因此必须小心地将这一影响减到最小。 RF 与 IF 走线应尽可能走十字交叉， 并尽可能在它们之间隔一块地。正确的 RF 路径对整块 PCB 板的性能而言非常重要，这也就是为什么元器件布局通常在蜂窝电话 PCB 板设计中占大
37、部分时间的原因。 在蜂窝电话 PCB 板上，通常可以将低噪音放大器电路放在 PCB 板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到 RF 端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把 RF 能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在 PCB 板两面都不受 RF 干扰的区域来将直通过孔的不利影响减到最小。 有时不太可能在多个电路块之间保证足够的隔离， 在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在 RF 区域内，但金属屏蔽罩也存在问题，例如：自身成本和装配成本都很贵； 外形不规则的金属屏蔽罩在制造时很难保证
38、高精度， 长方形或正方形金属屏蔽罩又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位；由于金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的 PCB 板空间。 尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层 PCB 是地层。 RF 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。 尽管有以上的问题，但是金属屏蔽罩非常有效，而且常常还是隔离关键电路的唯一解决方案。 此外，恰当和有效的芯片电源去耦也非常重要。许多集成了线性线
39、路的 RF 芯片对电源的噪音非常敏感， 通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音 (见图 1)。 最小电容值通常取决于其自谐振频率和低引脚电感， C4 的值就是据此选择的。 C3 和C2 的值由于其自身引脚电感的关系而相对较大一些，从而 RF 去耦效果要差一些，不过它们较适合于滤除较低频率的噪声信号。电感 L1 使 RF 信号无法从电源线耦合到芯片中。记住：所有的走线都是一条潜在的既可接收也可发射 RF 信号的天线，另外将感应的射频信号与关键线路隔离开也很必要。 这些去耦元件的物理位置通常也很关键，图 2 表示了一种典型的布局方法。这几个重要元件的布局原则是：
40、C4 要尽可能靠近 IC 引脚并接地， C3 必须最靠近 C4， C2 必须最靠近C3，而且 IC 引脚与 C4 的连接走线要尽可能短，这几个元件的接地端 (尤其是 C4)通常应当通过下一地层与芯片的接地引脚相连。将元件与地层相连的过孔应该尽可能靠近 PCB 板上元件焊盘，最好是使用打在焊盘上的盲孔以将连接线电感减到最小，电感应该靠近 C1。 一块集成电路或放大器常常带有一个开漏极输出， 因此需要一个上拉电感来提供一个高阻抗 RF 负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作， 因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，如
41、果该芯片周围没有足够空间的话，那么可能会遇到一些麻烦。 记住电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度， 或者成直角排列以将其互感减到最小。 电气分区原则大体上与物理分区相同，但还包含一些其它因素。现代蜂窝电话的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着蜂窝电话需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。 蜂窝电话里大多数电路的直流电流都相当小，因此走线宽度通常不是
42、问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。 在大多数情况下，同样关键的是确保 RF 输出远离 RF 输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上
43、，它们可能会变得不稳定，并将噪音和互调信号添加到 RF 信号上。 如果射频信号线不得不从滤波器的输入端绕回输出端， 这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心，否则你可能会在不知不觉之中引入一条你不希望发生的耦合通道。图 3 详细说明了这一接地办法。 有时可以选择走单端或平衡 RF 信号线，有关交叉干扰和 EMC/EMI 的原则在这里同样适用。平衡 RF 信号线如果走线正确的话，可以
44、减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。 缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在 RF 频率处到达共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。 缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短， 由于缓冲器的输入信号电平比较低， 因此它们不易对板上的其它电路造成干扰。 还有许多非常敏感的信号和控制线需要特别注
45、意，但它们超出了本文探讨的范围，因此本文仅略作论述，不再进行详细说明。 压控振荡器 (VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给 RF 信号增加了噪声。总的来说，在这一级以后你再也没有办法从 RF 输出信号中将噪声去掉。那么困难在哪里呢？首先，控制线的期望频宽范围可能从 DC 直到 2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次， VCO 控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理 VCO 控制线。 要确保 RF 走线下层的地是实心的，而
46、且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保 VCO 的电源已得到充分去耦，由于 VCO 的RF 输出往往是一个相对较高的电平， VCO 输出信号很容易干扰其它电路， 因此必须对 VCO加以特别注意。事实上， VCO 往往布放在 RF 区域的末端，有时它还需要一个金属屏蔽罩。 谐振电路 (一个用于发射机，另一个用于接收机 )与 VCO 有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置 VCO 工作频率和将语音或数据调制到 RF 信号上。 所有 VCO 的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器
47、件、板上分布区域较宽以及通常运行在一个很高的 RF 频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。 自动增益控制 (AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有 AGC 放大器。 AGC 放大器通常能有效地滤掉噪声，不过由于蜂窝电话具备处理发射和接收信号强度快速变化的能力，因此要求 AGC 电路有一个相当宽的带宽，而这使某些关键电路上的 AGC 放大器很容易引入噪声。 设计 AGC 线
48、路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离 RF、 IF 或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。 在所有 PCB 设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于 RF PCB 设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，问题在于如果没有预见和事先仔细的计划，每次你能在这方面所做的事都很少。因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，由于疏忽而引起的设计更改将可能导致一个即将完成的设计又必须推倒重来。这一因疏忽而导致的严重后果，无论如何对你的个人事业发展来说不是一件好事。 同样应使 RF 线路远离模拟线路和一些很关键的数字信号，所有的 RF 走线、焊盘和元件周围应尽可能
