1、XGMII/XLGMII/CGMII/XAUI/XLAUI/CAUI 高速总线简介 在以太网标准中， MAC 层与 PHY 层之间的 10Gbps/40Gbps/100Gbps 速率等级所对应的接口分别 为 XGMII/XLGMII/CGMII，由于 XGMII/XLGMII/CGMII是并行总线，而且采用的是单端信号， HSTL电平，最大传输距离只有不到 7cm。所以在实际应用中，XGMII/XLGMII/CGMII 基本上 被 XAUI/XLAUI/CAUI 替代。XAUI/XLAUI 是四通道串行总线，采用的差分信号，CML 逻辑传 输，并且进行了扰码，大大增强了信号的抗扰性能，使得信号
2、的有效传输距离增加到 50cm。 XGMII接口概述： TXD31:0：数据发送通道，32 位并行数据。 RXD31:0：数据接收通道，32 位并行数据。 TXC3:0：发送通道控制信号，TXC=0 时，表示 TXD 上传输的是数据；TXC=1 时，表示 TXD 上传输的是控制字符。TXC3:0分别对应 TXD31:24, TXD23:16, TXD15:8, TXD7:0。 RXC3:0：接收通道控制信号，RXC=0 时，表示 RXD 上传输的是数据；RXC=1 时，表示 RXD 上传输的是控制字符。RXC3:0分别对应 RXD31:24, RXD23:16, RXD15:8, RXD7:0
3、。 TX_CLK：TXD 和 TXC 的参考时钟，时钟频率 156.25MHz，在时钟信号的上升沿和下降沿都采 样数据。156.25MHz * 2 * 32 = 10Gbps 。 RX_CLK：RXD 和 RXC 的参考时钟，时钟频率 156.25MHz，在时钟信号的上升沿和下 降沿都采样数据。 XGMII接口共 74 根连线， 单端信号， 采用 HSTL/SSTL_2 逻辑， 端口电压 1.5V/2.5V， 由于 SSTL_2 的端口电压高，功耗大，现在已很少使用。HSTL即 High Speed Transceiver Logic，高速发送逻 辑的意思。 SSTL， 即 Stub Seri
4、es Terminated Logic， 短路终止逻辑， 主要用于高速内存接口， SSTL 目前存在两种标准，SSTL_3 是 3.3V 标准；SSTL_2是 2.5V 标准。 XAUI 接口： 由于受电气特性的影响，XGMII 接口的 PCB 走线最大传输距离仅有 7cm，并且 XGMII 接口的 连线数量太多，给实际应用带来不便，因此，在实际应用中，XGMII 接口通常被 XAUI 接口代 替，XAUI 即 10 Gigabit attachment unit interface，10G 附属单元接口，XAUI 在 XGMII 的基础上 实现了 XGMII 接口的物理距离扩展，将 PCB
5、走线的传输距离增加到 50cm，使背板走线成为可 能。 源端 XGMII把收发 32 位宽度数据流分为 4 个独立的 lane通道，每个 lane通道对应一个字节， 经 XGXS(XGMII Extender Sublayer)完成 8B/10B编码后，将 4个 lane 分别对应 XAUI 的 4 个独 立通道，XAUI 端口速率为：2.5Gbps * 1.25 * 412.5Gbps。 在发送端的 XGXS 模块中，将 TXD31:0/ RXD31:0,TXC3:0/ RXC3:0, TX_CLK/ RX_CLK 转换成串行数据从 TX Lane3:0/ RX Lane3:0中发出去，在接
6、收端的 XGXS 模块中， 串行数据被转换成并行，并且进行时钟恢复和补偿，完成时钟去抖，经过 5B/4B解码后，重新 聚合成 XGMII。 XLGMII/CGMII 接口概述 XLGMII/CGMII 接口以及 RS 子层处于 MAC 和 PHY之间。 XLGMII/CGMII 接口是 IEEE802.3ba 规定的一种与介质无关的接口。它提供独立的 64bits 位宽的发送和接收数据通道，仅支持全双工 操作。 XLGMII/CGMII接口是连接 MAC子层和物理层之前的标准以太网接口，负责 MAC和 PHY 之间的通信。CGMII 有三类信号：64bits数据信号（TXD 和 RXD）, 8
7、bits控制信号（TXC 和 RXC） 以及时钟信号 （TX_CLK 和 RX_CLK） ， 64bits 数据信号 （TXD 和 RXD） , 8bits 控制信号 （TXC和 RXC） 输入到 8条数据通道，同方向的 8 条数据通道共用一个时钟 TX_CLK/RX_CLK, 8 条通道使用 roundrobin顺序传输一个字节数据流。 XAUI/XLAUI/CAUI 总线的的物理结构如下图所示。 XAUI/XLAUI/CAUI XAUI 接口采用差分线，收发各四对， CML 逻辑， AC 耦合方式，耦合电容在 10nF100nF 之间。 XAUI/XLAUI/CAUI 在物理结构上是一样的
8、，收发通道独立，各四对差分信号线。 对于 XAUI 总线，每对差分线上的数据速率为 3.125Gbps，总数据带宽为 12.5Gbps，有效带宽为 12.5Gbps*0.8=10Gbps （因为 XAUI 总线数据在传输前进行了 8B/10B 变换，编码效率为 80%）。 对于 XLAUI 总线，每对差分线上的数据速率为 10.3125Gbps，总数据带宽为 41.25Gbps，有效带 宽为 41.25Gbps*(64/66)=40Gbps（因为 XLAUI 总线数据在传输前进行了 64B/66B变换，编码效 率为 96.97%）。 对于 CAUI 总线，每对差分线上的数据速率为 25.78125Gbps，总数据带宽为 103.125Gbps，有效 带宽为 103.125Gbps*(64/66)=100Gbps（因为 CAUI 总线数据在传输前进行了 64B/66B变换，编 码效率为 96.97%）。
