1、所谓自顶向下设计模式， 是当前采用EDA技术（如VHDL行为描述加FPGA目标器件现场实现）进行设计的最常用的模式。 所谓自顶向下的设计， 就是设计者首先从整体上规划整个系统的功能和性能， 然后对系统进行划分， 分解为规模较小、 功能较为简单的局部模块， 并确立它们之间的相互关系， 这种划分过程可以不断地进行下去， 直到划分得到的单元可以映射到物理实现。 图1所示的是自顶向下与自底向上两种设计方法的比较。,EDA设计方法自顶向下的设计方法,图 1自顶向下与自底向上的比较,采用自顶向下的设计方法的优点是显而易见的。 由于整个设计是从系统顶层开始的， 结合模拟手段， 可以从一开始就掌握所实现系统的
2、性能状况， 结合应用领域的具体要求， 在此时就调整设计方案， 进行性能优化或折衷取舍。 随着设计层次向下进行， 系统性能参数将得到进一步的细化与确认， 并随时可以根据需要加以调整， 从而保证了设计结果的正确性， 缩短了设计周期。 设计规模越大， 这种设计方法的优势越明显。 自顶向下的设计方法的缺点是需要先进的EDA设计工具和精确的工艺库的支持。,在EDA设计系统中， 我们用HDL语言将系统的硬件电路自上而下地划分为三个层次： 系统级描述 RTL级描述 逻辑综合,自顶向下的基本设计流程,自顶向下的基本设计流程,第一层：系统级描述 对系统的数学模型的描述，决定系统做什么及性能如何，不考虑系统的实际
3、操作和用什么方法来实现，是一种抽象的描述 软件工具：提供系统行为级模型库自建模型（System C ，HDL语言）系统功能的完整仿真,第二层：RTL级描述 寄存器传输描述（Register Transfer Level），导出系统逻辑表达式，才能映射到由具体逻辑元件组成的硬件结构 软件工具：提供RTL级编程环境（HDL语言）RTL级仿真,自顶向下的基本设计流程,自顶向下的基本设计流程,第三层：逻辑综合 利用逻辑综合工具将RTL级描述程序转换成用基本逻辑元件表示的文件（门级网表文件）门级网表文件分为：一般性的网表文件：与物理实现技术无关目标网表文件：与物理实现技术有关 软件工具：逻辑综合工具门级电路仿真输出电路原理图,图 3 EDA技术的设计层次,采用上述设计方法在对FPGA(现场可编程门阵列)器件进行现场集成开发时， 包括设计准备， 设计输入， 功能仿真， 设计处理， 时序仿真和器件编程、 测试等七个步骤。 其设计流程如图3所示。,图 3 数字系统现场集成的基本设计流程,
