1、2.1.4 Virtex-Pro和 Virtex-ProX系列产品,1.主要技术特性,Virtex-Pro和和Virtex-ProX系列产品是 Xilinx公司推出的高端 FPGA产品，采用成熟的Virtex-架构，无缝嵌入 PowerPC405和 RocketIOTM MGT收发器（MGT，MultiGigabit Transceiver），内嵌 32位RISC硬核和3.125Gbps高速串行接口。Virtex-Pro系列产品主要技术特性如表2.1.9所示。Virtex-ProX系列产品主要技术特性如表2.1.10所示。,2. 器件结构,如图2.1.19所示，Virtex-Pro和Virte
2、x-ProX系列产品器件结构采用Xilinx公司成熟的Virtex-架构，主要由 PowerPC405（Processor Block）处理器模块、RocketIOTMMGT（RocketIO Multi-Gigabit Transceiver 多吉比特收发器）、CLB、IOB、DCM、BlockRAM和乘法器（Multipliers and Block SelectRAM）组成。其中，CLB、IOB、BlockRA M、DC M和乘法器的内部结构和使用方法与Virtex-系列产品相同。,Xilinx公司针对Virtex-Pro系列产品中PowerPC405处理器模块和 RocketIOTMM
3、GT（多吉比特收发器）模块的设计与使用，在ISE5.x系列软件中配备了专用的开发工具EDK。,图2.1.19 Virtex-Pro和 Virtex-ProX系列产品器件结构,3.处理器模块,Virtex-Pro和Virtex-ProX的处理器模块由 IBM PowerPC405 RISC硬核（Embedded IBM PowerPC 405-D5 RISC CPU core）、OCM控制器和接口（On-Chip Memory (OCM) controllers and interfaces）、时钟控制接口逻辑（Clock/control interface logic）和CPU-FPGA接口（
4、CPU-FPGA Interfaces）等部分组成，内部结构如图2.1.20所示。,图2.1.20 处理器内部结构,OCM控制器主要用于控制PowerPC405内核与BlockRAM的高速连接，它支持64bit的指令BaRAM连接（ISBRAM Instruction Side BlockRAM）和 32bit的数据 BlockRAM连接（DSBRAM，Data Side BlockRAM）。在 FPGA实现（Implementation）过程中，是否采用ISBRAM和DSBRAM由用户设定。,PowerPC405处理器模块的时钟控制逻辑主要用于控制PowerPC405内核的时钟信号、电源信号
5、和初始化信号。 PowerPC405处理器模块的CPU-FPGA接口主要用于PowerPC405模块与FPGA其他资源的相互连接，其主要包括：,（1）PLB（Processor Local Bus，处理器局部总线接口） 用于PowerPC405模块与外部资源的高速连接，支持32bit地址宽度和64bit数据宽度。 PLB接口包括ISPLB接口和DSPLB接口。其中，ISPLB接口用于外部设备与PowerPC405指令缓存的连接，DSPLB接口用于外部设备与PowerPC405数据缓存的连接。 （2）DCR（Device Control Register，设备控制寄存器接口） 用于PowerPC
6、405模块与外部设备的状态寄存器和配置寄存器的连接，支持10bit地址宽度和32bit数据宽度。,（3）OCM（On-chip Memory Controller，片上存储接口 用于PowerPC405模块与FPGA内部BlockRAM的直接连接。通常，ISBRAM用于存放启动闭加t）代码、中断处理程序等，DSBRAM用于中间数据缓存。（4）EIC（External Interrupt Controller ，外部中断控制）接口、用于 PowerPC405模块与外部中断的连接，它支持critical和noncritical两级中断。,（5）CPM（Clock and Power Managem
7、ent，时钟电源管理）接口 用于PowerPC405模块与外部时钟信号和电源信号的连接。 （6）初始化接口 用于PowerPC405模块与外部初始化信号的连接。它支持Core、ChiP。 System三级初始化。 （7）调试（Debug）接口 用于PowerPC405模块的跟踪和调试。,PowerPC405内部结构如图2.1.21所示，由PLB主机接口（PLB Master Interface）、指令OCM（Instruction OCM）、数据缓存控制器（D-Cache Controller）、数据缓存阵列（D-Cache Array）、指令缓存控制器（I-Cache Controller）
8、、指令缓存阵列（I-Cache Array）、数据缓存单元（Data Cache Unit）、指令缓存单元（Instruction Cache Unit）、4输入指令阴影TLB （Instruction Shadow TLB(4 Entry)）、64输入统一TLB （Unified TLB(64 Entry)）、8输入数据阴影TLB （Data Shadow TLB (8 Entry)）、取指和解码（Fetch & Decode）、取指和解码逻辑（Fetch and Decode Logic）、3个基本取指阵列（3-Element Fetch Queue(PFB1,PFB0,DCD)）、时钟，
9、包含FIT,PIT,看门狗（Timers(FIT,PIT,Watchdog)）、调试逻辑（Debug Logic）、时钟与调试（Timers & Debug）、缓存单元（Cache Units）、执行单元（Execution Unit ，EXU）、PLB主机接口（PLB Master Interface）、数据OCM （Data OCM）、JTAG接口、指令跟踪（Instruction Trace）等部分组成。,图2.1.21 PowerPC405内部结构,4. IBM PowerPC405 RISC硬核,Virtex-Pro和Virtex-ProXFPGA嵌入的IBM PowerPC405
10、RISC硬核（420DMIPS），运行速度可达300MHz，功耗0.9mwMHz，支持PowerPC用户指令集（UISA），支持32个32bit通用寄存器、16Kbir指令缓存（Cache）和16Kbit数据缓存，支持专用的 IBM CoreConnectTM总线结构和专用的片上存储接口（OCM，On Chip Memory）/支持多种调试（Debug）方式和2级中断。,CoreConnectTM总线结构,CoreConnectTM总线结构如图2.1.22所示，通过处理器局域总线（Processor Local Bus）、片内外围设备总线（On-Chip Peripheral Bus）、DCR
11、总线（DCR Bus）、总线桥（Bus Bridge）、总线仲裁器（Arbiter）连接处理器模块（Processor Block）、系统核（System Core）和外围设备核（Peripheral Core）。,图2.1.22 CoreConnectTM总线结构,5. MGT（多吉比特）收发器,Virtex-Pro和Virtex-ProX嵌入的MGT（多吉比特）收发器包含有物理连接层（PMA，Physical Media Attachment）和物理编码层（PCS，Physical Coding Sublayer）两个部分。PCS包括SB10B编码器、SB10B解码器、TXFIFO、RXF
12、IFO、CRC校验等部分。其中，接收端的RXFIFO可用于数据恢复、时钟校正和信道绑定。PMA包括串行化（Serializer）解串（Deserialier）、逗点检测（Comma Detect）时钟产生、时钟恢复FPGA接口（图中未明确显示）等部分。MGT具有如下特点：,（1）MGT是速率可调的全双工串行收发器半速为500Mbps1Gbps，全速为800Mbps3.125Gbps。采用 FG封装的Virtex-Pro和Virtex-ProX系列产品支持的 MGT最高速率为 2.5Gbps，采用 FF和 BF封装的Virtex-Pro和Virtex-ProX系列产品支持的 MGT最高速率为 3
13、.125Gbps。 （2）MGT支持单芯片时钟综合与恢复。,（3）M GT支持自动参考电压锁定功能（Automatic Lock-to-Reference Function）和可编程逗点检测（Programmable Comma Detect）。 （4）在 MGT中，串行差分信号的输出电平值可调。通过设置 TX-DIFF-CTRL给 SW2、 SW1、 SW0赋值，可以实现串行差分信号输出电平值可调。 （5）在MGT中，传输预加重（PreEmphasis）可调。通过设置TX-PREEM-PHASIS，可以实现传输预加重可调。,（6）MGT支持ACDC耦合。当Virtex-Pro和Virtex-ProX芯片与其他Virtex-Pro和Virtex-ProX芯片或Mindspeed公司芯片互连时，MGT采用DC耦合。除此以外，MGT采用AC耦合。 （7）MGT支持50和75两种匹配阻抗。其中，50用于芯片间阻抗匹配，75用于芯片与电缆（Cable）的阻抗匹配。 （8）MGT支持发送端到接收端的串行环回（Loopback）和并行环回。 （9）低功耗 当MGT工作在3.125Gbps时，功耗为350mw。空闲的MGT可以设置为POWERDOWN模式，从而实现该MGT的零功耗。,
