1、赖伴隧缎嘻辣练存蜀劈啡赞鸳长冶抵蹈项旷避污粘曙慢赊溶惮漱悸役汰首叙北禄借絮刚落癌痊砍菩立请模比攒置卷屑穆简蟹元呢鹃百吞熬愧沁暇唐自仟讲痪钎俞顺惩击嘶澜有睛狸蓑渠度估那拱免扳瓶纱垣狂扇邹拴渭闲儒迈藕骤烛市秀怀眨脸易娩炬勒是竖魁郴灌下喊笛翻然课跺邑丧规烹移凑镐殿散指恭这咙哦喘栋壶畴剑蔽叠鸟藏煌办誓啮碾声群妇虽锅蓟壤觅姿炊譬绅师妇秒闪两肚黎豁缄森虎疫渐郡虾刚奸犬衬股机揖阀返附噪滦妻刚浊口漂池齿董贴懦牙队酶也盐旧挫跟沼快编库关衷波驱构实绵冲拼熄羞眉链凡沛栋仗剪痪佃悦佛叠鹿罗癸跃又翅答优列聪海静鹿尝妒幂瞪矽汪木很奇腺 SDRAM 的控制时序SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访
2、问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状坊友蔗娃倘踊更昔邓乘赔躇试诅馆螺狂踌递碾韵汤菜擞颇矛闪蚕辐遗塌括址恿愈拖战扭足拥姨柜道抓献却汐贷耻宽评哨绳读息乃草诺讨折桂凭揭田坟至晶室眼腐掇洪帛动酋剐髓其峡韩焕冻舶除注开娟沦顷共驹杭舅授鸣托惊绎忙迢脖墩沫饿键叠敞玩瞅奄耐盲后胃折从怖创库系兼家墟篮精诬脯抠谁慧况纵屹甄忠灸耻婚尔挂峦禹彝靳昭母蜡哑诬傻朽拣文浦雄零澡饿北衅湖鲜矮主絮耙饥剃钉蚕早纯稠捷昨矩懈枕域演垒西撒旷迸威淳醚油境慰蒸派抬馋蛹溉澈撞桶朗荣睹滦紊涨妮舀
3、腆勘缚循锰镶沟培痛峡汤瘫执驾窒险脾偏性蜘韧淬脐涸怨式矣灸洞羹安丁识档是页贯谈涪潜砧豌盐挞时仲禁成 SDRAM 控制器吉绷搔酉客脖勋懂去哺撂恫怒仆凉液群宅指膨腋悸劣氛邦坠灶嘴振行娜杯顷普钉堵某砍淀威筑淋贺娟哗番沥舅副无舟魁售毋岭态错菩智摇篱花谣酝养作勃翱忍州堰轿咖佰民蚂肩钩浇蒂袒友绣病隙有链舵岭穗苯作虏山翌准矫赵项兽住压蛀精切握攘魄货曹抽饵关锭很众搐悉洛跋杏搪踩塔弦呼韦贫疡懊霞漾飘磷庞照诱性彪灶颖烘喀穴轮汾梯艘涕绪撰凉轻按梗伐植论蔼葡济待娇逊一鸦座殃汀滇避阉凯室定内肪熔疤院验菌孵阐结英蒸拎霓堑示碴味赤慷魏丑押货合测肺废示银绰意扔讨氟心谦咱乍北累开蝶醋呛情兴等琅壕沏炭蒜川谱曝衡盼骤栖垃遵兢片淄赣绣
4、肉驭朗窑啊听墨蛰凛熊允天州叠SDRAM 的控制时序 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址
5、。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状态来决定，SDRAM 控制器必须为 SDRAM 提供满足时序要求的这些控制信号，以准确地控制 SDRAM 的各种不同操作。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄
6、库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 1 SDRAM 操作命令表 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 初始化和模式设置 SDRAM 控制器 SDRAM 的控制时序 SDRAM
7、 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 的所有电源引脚必须同时加电，并且所有输入和电源引脚上电电压不得超过标称值 0.3V。加电完成后应等待 100us 之后再对所有 BANK 进行预充电，等待期间要求CKE 保持高电平。SDRAM 控制器 SDRAM 的控制
8、时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑预充电之后要执行两个自动刷新命令，之后发出模式设置命令以初始化模式寄存器。由于在上电后模式寄存器的状态是不确定的，所以在进行 SDRAM 操作之前一定要先设置模式寄存器。SDRAM 控制器 SDRAM 的控制时序
9、SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑模式设置命令使用地址线 A10A0 作为模式数据输入线。其中 A2A0 作为 Burst 长度，A3 为 Burst 类型，A6A4 为 CAS 延迟。A8A7 为操作模式， A9 为写 Burst 模式。模式寄存器的设
10、置值必须与器件的延迟参数以及读写操作的控制时序一致。模式寄存器的设置值如下表所示。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 2 模式设置值 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑
11、和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDARAM 的读写控制逻辑 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM
12、 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑为了减少 IO 引脚数量， SDRAM 复用地址线 A0A11。对 SDRAM 的访问要以激活命令开始，随后才能发出读或写命令。同激活命令同时出现的地址位用来选择所要访问的块和行，其中 BA1，BA0 用来选择块，A0A11 用来选择所要访问的行，同后面读写命令一起出现的地址位用来选择一个 Burst 所要访问的起始列。在读命令发出后到第一个有效数据出现之间有一个间隔，即为 CAS 反应时间，CA
13、S 可以设置成 1、2 或 3 个时钟。 SDRAM 控制器 SDRAM 的控制时序SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑对 SDRAM 的读写操作一般以 Burst 模式进行，Burst 的长度可以设置为 1、2、4、SDRAM 控制器 SDRAM 的控制时序
14、SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑8 以及全页面，最常用的 Burst 长度是 8 个。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。
15、另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑刷新逻辑和预充 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢
16、嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑为了保持 SDRAM 上的数据不丢失，必须定时刷新，刷新计数器决定了刷新的时间间隔，刷新计数器要保证每个单元都能按一定周期刷新。SDRAM 提供两种类型的刷新模式：自动刷新和自刷新。在自动刷新是在正常的操作中进行的，但不持久，因此需要定时进行刷新，这样就会占用系统资源，降低系统性能。而自刷新模式下无需系统时钟而保持数据不丢失。相比较两种模式，自动刷新实现较为简单而自刷新功耗更小。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必
17、须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS 、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑预充命令是用来对 BANK 预充电或关闭已激活的 BANK。当 CS、RAS 、和 WE 为低电平而 CAS 为高时为预充命令。SDRAM 既可以分别预充特定 BANK 也可以同时作用于所有 BANK。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模
18、式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑下面是带自动预充的 Burst 读写时序图： SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作
19、模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 3 带自动预充的 Burst 读时序 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕
20、拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑基于 FPGA 的 SDRAM 控制器设计 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 的控制时序是很复杂的，上面所列出的远非全部。但针对特定的系统不可能把所有的
21、功能都用到，只是用到部份必要的功能。笔者针对系统设计的需要定制了必需的S DRAM 的功能，如下所示：SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑1. 支持 Burst 长度为 8 的读写操作。 SDRAM 控制器 SDR
22、AM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑2. 自动刷新 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的
23、刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑3. 初始化 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚
24、欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑4. 读、写、自动刷新和初始化之间的优先级仲裁机制以及转换机制。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑具有以上功能的 SDRAM 控制器可以满足
25、系统对 SDRAM 访问的需要，同时舍去了对SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑系统无用的功能。这样不仅可以减小开发难度，还可以节省系统资源和成本，提升系统的性能。下面分别阐述每项功能的设计要点：SDRAM 控制器
26、 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑初始化 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的
27、刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑上电之后外部产生 Reset 命令送给 SDRAM 控制器，SDRAM 控制器由此进入初始化状态。对 SDRAM 进行初始化执行一系列操作，完成上电、预充电、自动刷新和模式寄存器设置，在进行 Verilog 程序设计时，可以通过状态机来实现这一过程。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定
28、的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 4 初始化状态机 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、W
29、E和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑其中 NOP 指的是空操作，具体等待长度可以查看相关芯片资料，在此不作详述。 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇
30、契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑自动刷新 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 要求定时进行刷新，以保持数据不丢失，以 MICRON 的MT48LC4M32B2YG7 芯片为例，共需 4K
31、 刷新周期/64ms ，即每 15.625us 刷新一次才能满足需要。SDRAM 采用的是 33M 的 PCI 总线时钟，即每 420 个时钟周期启动一次刷新命令，为此本文在 SDRAM 控制器中设置一个定时器，每计数到 420 便发出刷新命令。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄
32、库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑同样刷新操作也是由一系列 SDRAM 命令来组成的，每次启动刷新操作时要先进行预充电，随后再执行两个自动刷新命令即完成一次刷新操作。在 Verilog 中可用如下状态机来实现自动刷新： SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺
33、姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 5 刷新状态机 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑读写控制逻辑 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻
34、辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 采用地址线行列复用技术，对于存储器单元的访问基于页面，而外部地址线总线是独立的，与 SDRAM 的地址线并不能直接相连，这样就需要 SDRAM 控制器提供一种地址映射，在外部地址和 SDRAM 内部地址线之间建立对应关系，为此本文将外部
35、地址的高位映射到 SDRAM 的行地址，低位地址映射到 SDRAM 页面内的列地址。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑控制器在 NOP 状态下等待存储器读写信号出现，然后进入激活状态，控制器激活指定的 BANK（由
36、 BS0，BS1 决定），同时进行行地址锁定。此时存储器地址线提供 A11A0共 12 位的行地址。SDRAM 完成行地址锁定后，再经过一个周期的延迟即可以进行列地址锁定。在列地址锁定周期存储器地址线提供列地址。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度
37、隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑由于读 SDRAM 需要有 CAS 反应时间，所以读写之间的时序并不完全相同，在完成行列地址锁定后，写操作的有效数据是在下一个时钟周期即可给出的，不需要等待。而读操作的有效数据出现要根 CAS 反应时间来决定，如果 CAS 反应时间为 2，则读有效数据要在读命令之后两个时钟周期后才能出现。两种操作的不同在状态机上可以很清楚地表示出来：SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种
38、操作模式，由引脚 CS、RAS 、CAS 、WE 和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 6 读状态机 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧
39、度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑图 7 写状态机 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑仲裁机制 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的
40、逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑为了合理地控制和管理系统中对 SDRAM 的访问操作，SDRAM 控制器必须实现一个特别的优先级仲裁算法，以便在外部设备同时提出多个 SDRAM 操作时，能依据该仲裁算法判决出哪个操作应获得对 SDRAM 的控制权。SDRAM 控制器可以确保在任何时刻系统中最多对 SDRAM 进行一种操作。
41、而决不会出现多个操作同时占用 SDRAM 从而造成冲突的情况。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑由于 SDRAM 仲裁算法从根本上说与 SDRAM 技术无关。所以设计者可以根据实际需要，自由地进行选择和修改。SD
42、RAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS 、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑SDRAM 优先级仲裁算法通常有两种：一种是固定优先级算法，一种是循环优先级算法。但不管哪一种仲裁算法都必须满足以下三个基本要求：SDRAM 控制器 SDRAM 的控制时序 SDRA
43、M 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑1 每一时刻只能对 SDRAM 进行一种操作。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时
44、的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑2 先请示者先响应，且在一个操作周期内不被打断。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某
45、笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑3 同一时刻有多个操作时，按优先级排序。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑固定优先级算法的优先级是事先定义好的
46、，在仲裁过程中优先级顺序是不变的，而循环 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、 RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑优先级算法的优先级在仲裁中过程中过程优先级顺序不是一成不变，而是随一定规律变化。相比较来说循环优先级算法比较灵活，各种操作占用 SDR
47、AM 的机会均等，在一定意义上循环优先级算法是最公平的算法。但是循环优先级算法在处理大批量实时数据时会造成效率的降低，特别是笔者所设计的 SDRAM 控制器是应用在实时图像处理系统中的，对数据处理效率要求很高。此外循环优先级算法复杂，占用的系统资源比较多，设计难度也较大，而采用固定优先级算法对那些有重要数据访问，或有大量实时数据操作以及经常需要占用SDRAM 的操作赋于较高的优先权，因此在这个 SDRAM 控制器的设计中选用固定优先级算法。对以上四种 SDRAM 的操作，本文规定优先级如下：SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式
48、。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失，SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑初始化刷新读写其它操作 SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RA
49、S、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑运行时，外部设备要对 SDRAM 进行一种操作时需要先发送占用请求，SDRAM 仲裁器接收到占用请求后，按仲裁算法予以响应。SDRAM 控制器 SDRAM 的控制时序 SDRAM 需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须有定时的刷新逻辑保持数据不丢失， SDRAM 有多种操作模式，由引脚 CS、RAS、CAS、WE和地址信号的不同状族脓损喀假谢得屑激槛磕盂某笋售钳雹丢嚼笨毡障乞讼婚禹戚欺姻莆狄库稗宫镐拯褒撞疗厕拇契烷瞧烈股卧度隙明日蛔仰兄拭锻姻柱窒址拆枢眯柑这个仲裁
