1、半导体制造工艺流程半导体相关知识 本征材料：纯硅 9-10个 9 250000 .cmN型硅： 掺入 V族元素 -磷 P、砷 As、锑SbP型硅： 掺入 III族元素 镓 Ga、硼 BPN结：NP-+半 导体元件制造过程可分为 前段（ Front End）制程晶圆处理制程（ Wafer Fabrication；简称Wafer Fab）、晶圆针测制程（ Wafer Probe）； 後段（ Back End）构装（ Packaging）、测试制程（ Initial Test and Final Test）一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑
2、闸等），为上述各制程中所需技术最复杂且资金投入最多的过程 ，以微处理器（ Microprocessor）为例，其所需处理步骤可达 数百道 ，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与 含尘（ Particle）均需控制的无尘室（ Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适 当的清洗（ Cleaning）之後，接著进行氧化（ Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。二、晶圆针测制程 经过 Wafer Fab之制程後，晶圆上即形成一格格的
3、小格 ，我们称之为晶方或是晶粒（ Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆 上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（ Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（ Ink Dot），此程序即 称之为晶圆针测制程（ Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒三、 IC构装制程 IC構裝製程（ Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半导体制造工艺分类PMOS型双极型MOS型
4、CMOS型NMOS型BiMOS饱和型非饱和型TTL I2L ECL/CML半导体制造工艺分类 一双极型 IC的基本制造工艺：A 在元器件间要做电隔离区（ PN结隔离、全介质隔离及 PN结介质混合隔离）ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、 STTL （饱和型） B 在元器件间自然隔离I2L（饱和型）半导体制造工艺分类 二 MOSIC的基本制造工艺：根据 栅工艺分类A 铝栅工艺B 硅 栅工艺 其他分类1 、（根据沟道） PMOS、 NMOS、 CMOS2 、（根据负载元件） E/R、 E/E、 E/D 半导体制造工艺分类 三 Bi-CMOS工艺：A 以 CMOS工艺为基
5、础P阱 N阱B 以双极型工艺为基础双极型集成电路和 MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、功耗比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低半导体制造环境要求 主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 超净间：洁净等级主要由 微尘颗粒数 /m30.1um 0.2um 0.3um 0.5um 5.0umI级 35 7.5 3 1 NA10 级 350 75 30 10 NA100级 NA 750 300 100 NA1000级 NA NA N
6、A 1000 7半 导体元件制造过程前段（ Front End）制程 -前工序晶圆处理制程（ Wafer Fabrication；简称 Wafer Fab）典型的 PN结隔离的掺金 TTL电路工艺流程一次氧化衬底制备 隐埋层扩散 外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻 背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层 中测压焊块光刻横向晶体管刨面图CBENPPNPP+ P+PP纵向晶体管刨面图CBENPCBENPN+p+NPN PNPNPN晶体管刨面图ALSiO2 BPP+P-SUBN+ECN+-BLN-epiP+1.衬底选择P
7、型 Si 10 .cm 111晶向 ,偏离 2O5O晶圆（晶片）晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分 解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重 76.6公斤的 8寸 硅晶棒，约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片第一次光刻 N+埋层扩散孔1。减小集电极串联电阻2。减小寄生 PNP管的影响SiO2P-SUBN+-BL要求：1。 杂质固浓度大2。高温时在 Si中的扩散系数小，以减小上推3。 与衬底晶格匹
8、配好，以减小应力涂胶 烘烤 -掩膜（曝光） -显影 -坚膜 蚀刻 清洗去膜 -清洗 N+扩散 (P)外延层淀积1。 VPE（ Vaporous phase epitaxy) 气相外延生长硅SiCl4+H2 Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻 P+隔离扩散孔 在衬底上形成孤立的外延层岛 ,实现元件的隔离 .SiO2N+-BLP-SUBN-epiN+-BLN-epiP+ P+P+涂胶 烘烤 -掩膜（曝光） -显影 -坚膜 蚀刻 清洗去膜 -清洗 P+扩散 (B)第三次光刻 P型基区扩散孔决定 NPN管的
9、基区扩散位置范围SiO2N+-BLP-SUBN-epiN+-BLP+ P+P+PP去 SiO2氧化 -涂胶 烘烤 -掩膜（曝光） -显影 -坚膜蚀刻 清洗 去膜 清洗 基区扩散 (B)第四次光刻 N+发射区扩散孔 集电极和 N型电阻的接触孔 ,以及外延层的反偏孔。AlN-Si欧姆接触： ND1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+ P+P+PPN+去 SiO2氧化 -涂胶 烘烤 -掩膜（曝光） -显影 -坚膜蚀刻 清洗 去膜 清洗 扩散第五次光刻 引线接触孔SiO2N+N+-BLP-SUBN-epiN+-BLP+ P+P+PPN-epi去 SiO2氧化 -涂胶 烘
10、烤 -掩膜（曝光） -显影 -坚膜蚀刻 清洗 去膜 清洗第六次光刻 金属化内连线：反刻铝SiO2ALN+N+-BLP-SUBN-epiN+-BLP+ P+P+PPN-epi去 SiO2氧化 -涂胶 烘烤 -掩膜（曝光） -显影 -坚膜蚀刻 清洗 去膜 清洗 蒸铝CMOS工艺集成电路CMOS集成电路工艺-以 P阱硅栅 CMOS为例1。光刻 I-阱区光刻，刻出阱区注入孔N-SiN-SiSiO2CMOS集成电路工艺-以 P阱硅栅 CMOS为例2。阱区注入及推进，形成阱区N-SiP-CMOS集成电路工艺-以 P阱硅栅 CMOS为例3。去除 SiO2，长薄氧，长 Si3N4N-SiP-Si3N4CMOS集成电路工艺-以 P阱硅栅 CMOS为例4。光 II-有源区光刻N-SiP-Si3N4
