1、3.4 CPU的功能和组成,3.4.1 CPU的基本功能：自动地、逐条地、循环地取出指令、解释指令、执行指令。 （1）程序控制保证机器按一定顺序执行程序是CPU的首要任务。 （2）操作控制一条指令的功能往往是由若干个操作信号的组合来实现的。,3.4.1 CPU的基本功能,（3）时间控制对各种操作实施时间上的控制称为时间控制.各种指令的操作信号均受到时间的严格控制；一条指令的整个执行过程也受到时间的严格控制。 （4）数据加工,3.4.2 CPU的组成,一. 运算部件接受控制器命令进行算术逻辑运算。包括：(1)ALU(2)输入逻辑(如:选择器或锁存器)(3)输出逻辑(如:移位器),3.4.2 CP
2、U的组成,基本运算部件：,3.4.2 CPU的组成,二. 寄存器组1. 用于处理的寄存器（1） 通用寄存器组一组可编程访问的、具有多种功能的寄存器。对用户来说是“看得见”的寄存器。如：PDP-11中：R0、R1、R2Intel 8088：累加器AX、基址寄存器BX（2） 暂存器用户不能直接访问的寄存器，用来暂存信息。对用户来说是“透明的”。,3.4.2 CPU的组成,2. 用于控制的寄存器（1）指令寄存器IR用于存放现行指令，其输出包括操作码信息、地址信息等，是产生微命令的主要依据：或直接产生微操作命令；或经过译码产生微操作命令；或通过组合逻辑电路产生微命令；或参与形成微程序地址，通过取微指令
3、形成微操作命令。,3.4.2 CPU的组成,（2）程序计数器PC提供读取指令的地址，又称为指令计数器。（3）程序状态字寄存器PSW表示CPU现在的基本状态，也就是现行程序的状态。主要有：特征位（标志位）、程序优先级、工作方式及其它信息,3.4.2 CPU的组成,3. 用作主存接口的寄存器 （1） 地址寄存器MAR读取指令时，CPU先将程序计数器PC的内容（指令所在存储单元地址码），送入MAR，再由MAR经系统总线或专用存储总线送往主存M。读取操作数或存放操作数时，也是先将地址指针内容或地址计算结果送入MAR，再经总线送往主存。,3.4.2 CPU的组成,（2）数据缓冲寄存器MBR写入主存的数据
4、先送至MBR，再经总线送往主存。从主存中读出的数据，也由总线送入MBR，再经CPU内部总线送入指定的寄存器。,MAR和MBR对于用户来说是 “透明的”。,3.4.2 CPU的组成,三. 总线 总线是一组能为多个部件分时共享的公共信息传送线路，可以分时接收与分配信息。总线是计算机连接各部件以实现基本信息传送而广泛使用的一种方式。,3.4.2 CPU的组成,根据计算机系统的各级硬件组成，可将总线分为四类：1. CPU内部总线：对于简单的CPU：一组数据传送总线，用于连接CPU内的寄存器与算术/逻辑运算部件。又称为ALU总线。对于复杂的CPU：除了数据总线外，还有传送地址信息的地址总线。,内总线的信
5、息传送，由控制器发出的微操作命令进行控制管理。,3.4.2 CPU的组成,2. 部件内总线：连接设备控制器、智能型接口等部件内部的微处理器、局部存储器等芯片的一组总线。一般包括地址线和数据线两组。,由部件自身的时序信号或主机时序信号同步控制,3. 系统总线：,连接计算机系统内各大组成部件（CPU、主存、I/O设备）的总线。,3.4.2 CPU的组成,按传送信息的性质，可将系统总线分为： （1）地址总线用来选择存储单元或外围接口。 （2）控制总线提供逻辑支持、仲裁以及处理总线控制权的转移等。主要传送信号有：复位、申请、应答、有关状态、主存与I/O设备选择、读/写命令等。 （3）数据总线传输数据。
6、,3.4.2 CPU的组成,4. 系统外总线：将一台计算机系统与其它设备相连接所需要的总线。比如：将一台计算机与某种通信设备相连接或将几台计算机系统连接起来，就需要一组通信总线。这组通信总线就称为系统外总线。,3.4.2 CPU的组成,四. 时序系统产生周期节拍、脉冲等时序信号的部件，称为时序发生器，或称为时序系统。,一个脉冲源：,一组计数分频逻辑：,又称主振荡器，提供CPU的时钟基准,主振的输出经过一系列计数分频，产生时钟周期（节拍）或工作周期信号。,3.4.2 CPU的组成,五. 控制器其任务是根据控制流产生微操作命令序列，去控制指令功能所要求的数据传送，在数据传送至运算部件时完成运算处理
7、。,组合逻辑控制器,微程序控制器,3.4.2 CPU的组成,1. 组合逻辑控制器,综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现。,执行指令时，由组合逻辑电路(微命令发生器)在相应时间发出所需微命令，控制有关操作。,3.4.2 CPU的组成,（1）控制器组成,A.微命令发生器,功能：,产生全机所需的各种微命令,控制最基本的操作(微操作)的命令,电位型 脉冲型,构成微命令发生器：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。,B.指令寄存器IR,功能：,存放现行指令。,决定操作性质,操作码字段,操作数地址 转移地址,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻
8、,D,C.指令计数器PC,功能：,指示指令在M中的位置。,（PC）+n,顺序执行：,用地址形成部件产生的转移地址修改PC。,转移执行:,D.状态寄存器PSW,功能：,指示程序运行方式，反映程序运行结果。,例. 某机的PSW,PSW,15 12 11 8 7 6 5 4 3 2 1 0,C=1 进位 V=1 溢出 Z=1 结果为0 N=1 结果为负,T=1, 执行跟踪程序,（1）条件码,反映程序运行结果,15 12 11 8 7 6 5 4 3 2 1 0,（2）跟踪标志,为程序查错设置的断点标志T。,程序优先级高于外部优先级，不响应 程序优先级低于外部优先级，可响应,用户方式：禁止程序执行某些
9、指令 核心方式：允许程序执行所有指令,（3）优先级,为现行程序赋予优先级别，以决定是否响应外部中断请求。,15 12 11 8 7 6 5 4 3 2 1 0,（4）工作方式,规定程序的特权级。,PSW在CPU中，反映程序运行状态；控制/状态字在接口中,反映CPU命令、设备状态。,E.时序系统,功能：,控制操作时间和操作时刻。,时序,时钟脉冲,工作脉冲,时钟周期(节拍),产生电位型微命令，控制操作时间段,产生脉冲型微命令，控制定时操作,a.取指令,PC,时序,(2) 控制器工作过程,地址,M,指令,IR,、译码(OP、寻址方式),（PC+n）,PC,b.取数(按寻址方式),立:,时序,指令,操
10、作数,有效地址,M,取数,R,取数,直:,寄存器号,间:,间接地址,M,取有效地址,寄存器号,R,取有效地址,变:,形式地址,变址量,运算器,计算有效地址,c.执行(按操作码),时序,结果,存储器/寄存器,操作数,运算器,操作数,3.4.2 CPU的组成,(3)组合逻辑控制方式的优缺点及应用, 产生微命令的速度较快。,a.优缺点, 设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。, 不易修改、扩展指令系统功能。,b.应用场合,用于高速计算机，或小规模计算机。,3.4.2 CPU的组成,2. 微程序控制器,（3） 微程序事先存放在控制存储器中，执 行机器指令时再取出。,（1） 若
11、干微命令编制成一条微指令，控制 实现一步操作；,（2） 若干微指令组成一段微程序，解释执 行一条机器指令；,3.4.2 CPU的组成,六. CPU内部数据通路结构1.单组内总线、分立寄存器结构,特点：分立寄存器、1组单向数据总线、ALU是数据传送中枢,3.4.2 CPU的组成,2. 单组内总线、集成寄存器结构,特点：集成寄存器组、1组双向数据总线、ALU输入端设锁存器,3.4.2 CPU的组成,3. 多组内总线结构,特点：有数据总线、控制总线、地址总线等,3.5 时序控制方式与时序系统,在时序方面需要考虑的三个问题：1. 操作与时序信号之间的关系，即时序控制方式。 2. 指令之间的衔接方式。
12、3. 如何形成所需的时序信号，即时序系统。,3.5.1 时序控制方式,时序控制方式是指操作与时序信号之间采取何种关系。就处理思想可分为同步控制和异步控制两大类。一. 同步控制方式,各项操作受统一时序控制。,1.定义：,2.特点：,（1）时间分配：将操作时间划分为时间长度固 定的时钟周期，每个时钟周期完成一步操作， 例如一次相加。,各项操作受统一时序控制。,3.5.1 时序控制方式,（3）各部件间的协调：各部件间的传送一般 由CPU统一控制。,3.优缺点：,优：时序关系简单，时序划分规整，控制简单。,缺：时间安排上有浪费。,（2）同步定时：许多操作需要严格地同步定时。,3.5.1 时序控制方式,
13、二. 异步控制方式 1.定义：,（申请、响应、询问、回答）,2.特点：,在异步控制所涉及的范围内，没有统一的时钟周期划分与同步定时脉冲；各操作间的衔接和各部件之间的信息交换采用异步应答方式。,各项操作按其需要选择不同的时间，不受统一的时钟周期（节拍）的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式。,3.5.1 时序控制方式,例.异步传送操作, 主设备：,申请并掌握总线权的设备。,主,从, 从设备：,响应主设备请求的设备。,发/接,接/发,1）主设备向从设备提出询问，即向从设备提出传输要求。,2）从设备回答准备好。,3）进行数据传送。,4）传送完毕，主设备释放对总线的控制。,应答过程
14、：,3.5.1 时序控制方式,3.优缺点：时间安排紧凑、合理；控制复杂。 4.实际应用时：在CPU或设备内部用同步方式；在设备之间可以用同步或异步方式。,3.5.2 同步控制的时序系统,1. 时序划分层次多级时序 （1）指令周期读取并执行一条指令所需的时间，称为一个指令周期。（不将指令周期视为时序系统的一级） （2）CPU工作周期（机器周期、基本周期）在指令周期中的某一工作阶段所需的时间，称为一个工作周期。 如：取指令、取源操作数、取目的操作数、执行等 分别叫：取指周期、源周期、目的周期、执行周期等,3.5.2 同步控制的时序系统,（3）时钟周期（节拍）一个工作周期的操作需要分成几步完成，完成
15、一步操作所需的时间称为一个时钟周期（又称为一拍）。是时序系统中最基本的时间分段。 （4）定时脉冲是节拍的控制脉冲，是时序系统中最基本的单位。例如：可在每个时钟周期的末尾发一个定时脉冲，上升沿作打入（或传送），下降沿作周期切换。,3.5.2 同步控制的时序系统,2. 多级时序划分举例 （1）二级时序,指令周期,时钟周期0,时钟周期n,-工作脉冲,-工作脉冲,微程序控制器中用,（2）三级时序,指令周期,工作周期0,工作周期m,-工作脉冲,-工作脉冲,组合逻辑控制器中用,时钟周期0,时钟周期n, ,3.5.2 同步控制的时序系统,3. 多级时序的形成,3.5.2 同步控制的时序系统,总线周期:指经总
16、线传送一次数据所用的时间,传送操作包括送地址、读/写等。一个总线周期通常包含几个时钟周期。,3.6 主机与外部的数据通路与信息传送控制方式,3.6.1 主机与外围设备间的连接方式 一.辐射型（星型）,主机,I/O,I/O,I/O,早期：不易扩展,主机,接口,接口,现在：便于扩展,二.总线型,主机,接口,接口,I/O,I/O,I/O,便于扩展,总线,三.通道型,主机,通道,通道,I/O,I/O,I/O,并行能力 提高,3.6.2 信息传送的控制方式,一.直接程序传送方式,用I/O指令编程实现信息传送。,（程序查询）,1. 主机状态 （程序组织）,这种方式又称为 查询-等待-执行 方式。,启动I/
17、O设备,N,Y,执行I/0指令 进行数据传送,3.6.2 信息传送的控制方式,2. 外设状态,启动,完成一 次工作,调用完,再请求,00,01,10,空闲：调用前，设备不工作；,结束：调用后，设备完成工作。,在接口中设 置状态字表 示这些状态。,3.6.2 信息传送的控制方式,3.优缺点,硬件开销小；,实时处理能力差,并行程度低。,4.应用场合,对CPU效率要求不高的场合，,或诊断、,调试过程。,3.6.2 信息传送的控制方式,二. 程序中断方式 1.中断的引入,查询：,程序,并行操作,主机,外设,空闲,启动,等待,工作,程序,交换数据,中断：,主机,程序,外设,空闲,启动,工作,程序,请求,
18、中断程序,交换数据,程序,3.6.2 信息传送的控制方式,2.中断的定义CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。3.中断的流程,CPU内设置允许中断标志,=1 允许响应中断,（开中断）,=0 不允许响应中断,（关中断）,3.6.2 信息传送的控制方式,3.中断的流程,开中断,N,Y,继续原程序,启动外设,执行中断服务程序,继续原程序,响应,返回,4.硬件设置,响应逻辑,CPU禁止/允许设备请求,设备工作完成,5.应用场合,用于中、低速I/O操作或处理复杂随机事态。,判优逻辑,请求逻辑,屏蔽逻辑,非屏蔽,CPU送屏蔽字,(动态改变设
19、备优先级),设备提出请求,判别设备优先级,CPU响应请求，并转相应服务程序入口,注意区分CPU对请求的屏蔽和对请求的响应。,送屏蔽字,开/关中断,3.6.2 信息传送的控制方式,三. 直接存储器存取（DMA）方式 1.定义 直接依靠硬件实现主存与I/O间的数据传送， 传送期间不需CPU程序干预。 1)I/O与主存，而不是I/O与CPU或I/O与主机。 2)早期由CPU控制传送；现在由DMA控制器控制传送， DMA控制器接管总线权传送完毕再交还总线权。 3)传送期间只要CPU不访存，可并行操作。 4)传送前和传送后需要程序干预,3.6.2 信息传送的控制方式,2.DMA初始化 CPU向DMA控制
20、器送出三个信息： 1)控制字。包括操作类型和外设的有关寻址信息。控制传送方向 2)主存储器缓冲区首址。提供主存地址 3)交换量（信息传送量）。控制传送次数,3.DMA流程：,启动外设,N,Y,继续程序,传送操作类型、主 存首址、交换量、 外设寻址信息,一次DMA传送,地址+1 交换量-1,中断处理,Y,N,Y,申请中断,N,N,成组方式,单字方式,a,a,响应,主程序实现初始化。,三个阶段：,程序准备： DMA传送： 善后处理：,4. 应用场合,用于高速、简单、批量数据传送。,硬件实现M,I/O。,中断处理程序判断传送的正误。,DMA与中断的相同点：,能响应随机请求；可并行操作。,DMA与中断的不同点：,一条指令结束时响应请求。,事态；,程序切换,中断：用程序实现中、低速I/O传送；能处理复杂,DMA：用硬件实现高速、简单I/O传送；一个总线,周期结束时响应请求。,总线权切换,
