ADC的采样保持电路的设计.pdf

1、一 种 用 于 高 速 ADC 的 采 样 保 持 电 路 的 设 计林 佳 明 , 戴 庆 元 , 谢 詹 奇 , 倪 丹(上 海 交 通 大 学 微 纳 科 学 技 术 研 究 院 , 上 海 200030)摘 要 : 设 计 了 一 个 用 于 流 水 线 模 数 转 换 器 (pipelined ADC) 前 端 的 采 样 保 持 电 路 。 该 电 路 采用 电 容 翻 转 型 结 构 , 并 设 计 了 一 个 增 益 达 到 100 dB , 单 位 增 益 带 宽 为 1 GHz 的 全 差 分 增 益 自 举 跨导 运 算 放 大 器 (OTA) 。 利 用 TSMC 01

2、25 m CMOS 工 艺 , 在 215 V 的 电 源 电 压 下 , 它 可 以 在 4 ns内 稳 定 在 最 终 值 的 0105 %内 。 通 过 仿 真 优 化 , 该 采 样 保 持 电 路 可 用 于 10 位 , 100 MS/ s 的 流 水 线ADC中 。关 键 词 : 采 样 保 持 电 路 ; 增 益 自 举 跨 导 运 算 放 大 器 ; 流 水 线 模 数 转 换 器中 图 分 类 号 : TN432 文 献 标 识 码 : A 文 章 编 号 : 10032353X (2008) 0220179204Design of Sample2Hold Circuit

3、for High2Speed ADCLin Jiaming , Dai Qingyuan , Xie Zhanqi , Ni Dan( Research Institute of Micro/ Nano Science and Technology , Shanghai Jiao Tong University , Shanghai 200030 , China)Abstract : A sample2hold (S2H) circuit for the front2ended pipelined analog2to2digital converter (ADC)was presented.

4、Capacitor flip2around architecture was used in the S2H circuit. A full differential gain2boostedoperational trans2conductance amplifier (OTA) was also designed with 100 dB gain and 1 GHz unit gainbandwidth showed in the Bode plot measurements. The circuit settles in less than 4 ns at the final value

5、 of0105 % using the TSMC 0125 m CMOS process at 215 V. With optimization , the S2H circuit can beadopted in 10 bit , 100 MS/ s pipelined ADC.Key words : sample2hold circuit ; gain2boosted OTA ; pipelined ADCEEACC : 1265H0 引 言近 年 来 , 随 着 数 字 信 号 处 理 技 术 的 迅 猛 发 展 ,数 字 信 号 处 理 技 术 广 泛 地 应 用 于 各 个 领 域

6、。 因 此 对作 为 模 拟 和 数 字 系 统 之 间 桥 梁 的 模 数 转 换 器(ADC) 的 性 能 也 提 出 了 越 来 越 高 的 要 求 。 低 电 压高 速 ADC在 许 多 的 电 子 器 件 的 应 用 中 是 一 个 关 键部 分 。 由 于 其 他 结 构 诸 如 两 步 快 闪 结 构 或 内 插 式 结构 都 很 难 在 高 输 入 频 率 下 提 供 低 谐 波 失 真 , 因 此 流水 线 结 构 在 高 速 低 功 耗 的 ADC 应 用 中 也 成 为 一 个比 较 常 用 的 结 构 。作 为 流 水 线 ADC 前 端 的 采 样 保 持 电 路 是

7、 整 个系 统 的 关 键 模 块 电 路 之 一 。 设 计 一 个 性 能 优 异 的 采样 保 持 电 路 是 避 免 采 样 歪 斜 (timing skew) 最 直 接的 方 法 1 。本 文 基 于 TSMC 0125 m CMOS工 艺 , 设 计 了 一个 具 有 高 增 益 、 高 带 宽 的 OTA , 并 且 利 用 该 OTA构 造 一 个 适 用 于 10 位 , 100 MS/ s 的 流 水 线 ADC 的采 样 保 持 电 路 。 文 章 讨 论 了 适 宜 采 用 的 跨 导 运 算 放大 器 的 结 构 以 及 对 其 性 能 产 生 影 响 的 因 素

8、和 采 样 保持 电 路 的 结 构 , 最 后 给 出 了 仿 真 结 果 。1 OTA 的 设 计111 OTA 结 构在 215 V 的 电 源 电 压 下 , 虽 然 套 筒 式 共 源 共 栅结 构 具 有 高 速 、 高 频 、 低 功 耗 的 特 点 2 , 但 由 于 套筒 式 结 构 的 输 出 摆 幅 低 , 不 太 适 合 低 压 下 的 设 计 。因 此 折 叠 式 共 源 共 栅 的 运 放 结 构 是 一 个 较 好 的 选择 , 如 图 1 (a) 所 示 。 由 于 该 OTA 将 用 于 闭 环 结构 , 为 了 减 少 输 入 端 的 寄 生 电 容 , 采

9、 用 了 NMOS 管作 为 输 入 管 。本 文 采 用 如 图 1 (b) 所 示 的 增 益 自 举 电 路 结构 。 放 弃 使 用 四 个 单 端 输 入 2单 端 输 出 的 运 放 是 因为 后 者 不 仅 会 增 加 功 耗 和 面 积 , 而 且 由 于 不 可 避 免地 采 用 电 流 镜 结 构 会 引 入 镜 像 极 点 , 限 制 了 OTA的 频 率 特 性 , 使 其 单 位 增 益 带 宽 变 小 。 为 了 提 供 最大 的 输 出 摆 幅 , 放 大 器 A2 必 须 采 用 NMOS 的 输 入集 成 电 路 设 计 与 开 发Design and Dev

10、elopment of ICFebruary 2008 Semiconductor Technology Vol133 No12 179 差 动 对 3 。 同 理 , 放 大 器 A1 必 须 采 用 PMOS 作 为输 入 差 动 对 。(a) 本 文 采 用 的 OTA 的 整 体 结 构(b) 增 益 提 升 电 路 A2 的 电 路 结 构图 1 全 差 分 增 益 自 举 OTAFig11 Full differential gain2boosted OTA由 于 该 OTA 将 应 用 到 10 位 , 100 MS/ s 流 水 线ADC的 采 样 保 持 电 路 中 , 其

11、增 益 A0 应 满 足 1 A0 2N + B + 12B + 1 (1)式 中 , N 为 ADC的 分 辨 率 , B 为 每 级 的 有 效 位 数 。对 于 本 例 , N = 10 , B = 1 , 则 A0 72125 dB。 对 于如 此 大 的 直 流 增 益 , 即 使 采 用 了 增 益 自 举 电 路 结构 , 主 运 放 和 辅 助 运 放 的 增 益 还 是 要 达 到 40 dB以上 。 以 图 1 (b) 为 例 , 提 高 折 叠 式 共 源 共 栅 运 放的 直 流 增 益 的 方 法 有 : 增 加 M7 和 M8 管 的 跨 导和 沟 道 长 度 ,

12、但 是 会 增 大 寄 生 电 容 , 降 低 运 放 的 次极 点 频 率 。 增 大 M1 和 M2 管 的 跨 导 和 沟 道 长 度 ,由 于 次 极 点 处 在 折 叠 点 处 , 因 此 会 降 低 运 放 的 次 极点 频 率 。 可 以 增 加 M5 和 M6 管 的 沟 道 长 度 , 由于 信 号 不 经 过 这 几 个 管 子 , 因 此 不 会 降 低 工 作 速度 。为 满 足 设 计 要 求 , 该 OTA 的 单 位 增 益 带 宽 至少 要 达 到 800 MHz 以 上 1 。 根 据 文 献 4 , 单 位 增益 带 宽 GBW 满 足GBW = 2 KId

13、1 W1L1CL (2)式 中 : K = 0 Cox , 0 是 电 子 迁 移 率 ; Cox是 单 位 面积 的 栅 氧 化 层 电 容 ; Id1是 尾 电 流 ; W1 和 L1 分 别是 M1 管 的 宽 和 长 ; CL 是 负 载 电 容 。 根 据 式 (2) ,提 高 单 位 增 益 带 宽 可 以 通 过 : 增 加 尾 电 流 , 但 这 样会 增 加 功 耗 ; 增 大 W1 , 但 会 增 大 折 叠 点 处 的 寄 生电 容 , 减 小 相 位 裕 度 。同 时 , OTA 的 有 限 增 益 和 有 限 的 稳 定 时 间 会 使采 样 保 持 的 实 际 结

14、果 与 理 想 情 况 之 间 出 现 偏 差 , 例如 信 号 失 真 , 低 信 噪 比 ( SNR) 等 。 因 此 需 要 一 个快 速 稳 定 的 高 直 流 增 益 OTA。 为 了 达 到 设 计 要 求 ,需 要 反 复 进 行 模 拟 和 折 中 , 进 行 优 化 。该 OTA 采 用 如 图 2 所 示 的 动 态 开 关 电 容 共 模反 馈 。 选 择 这 种 共 模 反 馈 的 原 因 是 : 首 先 , 由 于 此共 模 反 馈 电 路 是 离 散 型 共 模 反 馈 结 构 , 所 以 不 会 浪费 功 耗 。 其 次 , 这 种 共 模 反 馈 结 构 也 不

15、 会 限 制 OTA的 输 出 摆 幅 。 OTA 的 主 运 放 和 两 个 辅 助 运 放 将 采 用同 一 个 偏 置 电 路 。图 2 动 态 开 关 电 容 共 模 反 馈Fig12 Dynamic switch2capacitor common2mode feedback circuit112 频 率 特 性 与 建 立 时 间为 了 使 放 大 器 稳 定 , 辅 助 运 放 的 单 位 增 益 带 宽必 须 要 小 于 主 运 放 的 次 极 点 频 率 , 但 要 大 于 其 主 极点 的 频 率 5 。 即 3 4 6 (3)式 中 : 3 是 主 运 放 的 - 3 dB

16、 带 宽 ; 4 是 辅 助 运 放的 单 位 增 益 带 宽 ; 6 是 主 运 放 的 次 极 点 。除 了 对 于 放 大 器 稳 定 性 的 考 虑 之 外 , 还 需 要 对OTA 的 建 立 时 间 进 行 考 虑 。 减 少 OTA 建 立 时 间 最有 效 的 方 法 是 减 小 doublets 的 影 响 6 。因 此 , 式 (3) 的 范 围 就 显 得 太 大 了 , 根 据 文献 5 , 辅 助 运 放 的 单 位 增 益 极 点 应 该 大 于 整 个 闭环 回 路 的 - 3 dB 带 宽 , 即 5 4 6 (4)式 中 5 是 整 个 闭 环 回 路 的 -

17、 3 dB 带 宽 。 需 要 注 意的 是 , 4 不 必 比 5 大 太 多 , 因 为 过 分 增 大 4 的代 价 是 使 OTA 的 功 耗 变 大 。2 采 样 保 持 电 路 的 结 构本 文 的 采 样 保 持 电 路 采 用 电 容 翻 转 型 结 构 。 如图 3 所 示 。 该 结 构 具 有 实 现 面 积 小 、 噪 声 低 、 功 耗低 、 保 持 相 稳 定 时 间 短 等 优 点 。 适 用 于 高 速 的 流 水林 佳 明 等 : 一 种 用 于 高 速 ADC的 采 样 保 持 电 路 的 设 计180 半 导 体 技 术 第 33 卷 第 2 期 2008

18、 年 2 月线 ADC7 。 同 时 采 用 了 下 极 板 采 样 技 术 和 全 差 分结 构 。 全 差 分 结 构 可 以 消 除 电 路 的 共 模 失 调 误 差 ,抑 制 衬 底 噪 声 。 下 极 板 采 样 技 术 的 应 用 则 可 以 几 乎完 全 抑 制 了 在 采 样 时 刻 由 于 开 关 的 电 荷 注 入 和 时 钟馈 通 引 入 的 非 线 性 误 差 。图 3 电 容 翻 转 型 采 样 保 持 电 路Fig13 The capacitor flip2over sample2hold circuit3 仿 真 结 果采 用 Cadence Spectre 作

19、 为 仿 真 工 具 。 电 源 电 压为 215 V , 采 用 TSMC 0125 m CMOS 工 艺 , 在 各 个工 艺 角 下 对 OTA 进 行 AC分 析 , 仿 真 结 果 如 表 1 所示 , 在 TT工 艺 角 下 的 波 特 图 如 图 4 所 示 。表 中 的 建 立 时 间 t 是 以 达 到 0105 %精 度 的 建 立时 间 进 行 计 算 的 。表 1 OTA 在 TSMC 0125 m 工 艺 下 的 仿 真 结 果Table 1 The simulation result of OTA in TSMC 0125 m processTT FF SSG/ d

20、B 10018 98156 9716GBW/ GHz 110 111 01903 / ( ) 55124 57191 54138t/ ns 218 213 316图 4 TT下 OTA 的 开 环 幅 频 特 性Fig14 The Bode diagram of OTA in open loop (TT corner)将 OTA 接 成 单 位 增 益 放 大 器 , 输 入 幅 值 为 1 V 的差 分 阶 跃 信 号 , 得 到 如 图 5 所 示 的 瞬 态 响 应 曲 线 。在 电 路 的 输 入 端 加 一 个 正 弦 波 信 号 ( Vpp 为2 V , 频 率 为 10 MHz)

21、 , 输 出 端 在 保 持 相 时 能 在 4 ns内 稳 定 到 1 V , 这 满 足 100 MHz 采 样 频 率 的 要 求 。将 该 OTA 应 用 到 图 3 所 示 的 采 样 保 持 电 路 中 ,输 入 幅 值 为 1 V的 差 分 正 弦 信 号 , 输 出 信 号 如 图 6所 示 。 由 图 可 知 , 保 持 值 与 输 入 信 号 的 采 样 值 之 间的 差 值 小 于 013 mV。 对 于 10 位 精 度 的 ADC 来 说 ,采 样 保 持 的 误 差 应 该 小 于 12 1210 VFS , 即 01488 mV。因 此 该 采 样 保 持 电 路

22、 可 以 应 用 于 10 位 ADC中 。测 量 动 态 特 性 最 直 接 的 方 法 是 对 其 输 出 做 快 速傅 里 叶 变 换 (FFT) 。 无 杂 散 动 态 范 围 (spurious freedynamic range , SFDR) 是 衡 量 动 态 性 能 的 一 个 重 要的 技 术 指 标 。 S FDR 是 指 所 能 处 理 的 最 大 和 最 小 信号 之 比 。 它 与 输 入 信 号 的 幅 度 无 关 , 因 此 , 用 它 表示 的 动 态 性 能 更 具 有 普 遍 意 义 8 。图 5 TT下 OTA 的 瞬 态 响 应 曲 线Fig15 Th

23、e transient response curve of OTA (TT corner)图 6 正 弦 波 信 号 的 瞬 态 响 应Fig16 The transient response of sine wave input signal图 7 ( a ) 和 ( b ) 分 别 是 在 采 样 频 率 为100 MHz 下 , 对 由 输 入 信 号 为 511758 MHz 和4719492 MHz (约 为 奈 奎 斯 特 采 样 频 率 ) 的 满 幅 度正 弦 信 号 ( Vpp = 2 V) 所 得 的 输 出 信 号 的 FFT 频谱 图 。林 佳 明 等 : 一 种 用

24、于 高 速 ADC的 采 样 保 持 电 路 的 设 计February 2008 Semiconductor Technology Vol133 No12 181 (a) f s = 100 MHz , f in = 51175 8 MHz , Vpp = 2 V , N = 1 024(b) f s = 100 MHz , f in = 471949 2 MHz , Vpp = 2 V , N = 1 024图 7 采 样 保 持 电 路 输 出 信 号 的 FFTFig17 The FFT plot of the output signal of the sample2holdcircu

25、itf inf s =Nwindow2 n (3)式 中 : f in是 输 入 频 率 ; f s 是 采 样 频 率 ; Nwindow是 记录 的 正 弦 波 的 周 期 数 , 它 必 须 是 一 个 质 数 。 测 量FFT的 频 谱 图 可 知 当 输 入 信 号 f in = 51175 8 MHz 时 ,S FDR 为 81 dB ; 当 输 入 信 号 f in = 471949 2 MHz (约为 奈 奎 斯 特 采 样 频 率 ) 时 , S FDR 为 80 dB。4 结 论本 文 设 计 了 一 个 可 应 用 于 10 位 、 100 MS/ s流 水线 ADC前

26、端 模 块 的 采 样 保 持 电 路 。 采 用 增 益 提 升技 术 使 得 采 样 保 持 电 路 中 的 OTA 达 到 100 dB 的 增益 , 并 且 GBW 达 到 1 GHz , 达 到 0105 %精 度 的 建立 时 间 小 于 4 ns。 采 用 上 述 OTA 的 采 样 保 持 电 路 在100 MHz 采 样 频 率 下 , 当 输 入 信 号 的 频 率 为 51175 8MHz 时 , SFDR 为 81 dB。 当 输 入 信 号 的 频 率 为471949 2 MHz (约 为 奈 奎 斯 特 采 样 频 率 ) 时 , SFDR为 80 dB。 与 近

27、期 国 内 外 同 类 电 路 9210 进 行 比 较 ,比 较 结 果 如 表 2 所 示 。 由 表 2 可 知 , 该 采 样 保 持 电路 在 性 能 上 还 是 不 错 的 。表 2 与 同 类 电 路 的 比 较Table 2 The comparison of the similar circuits设 计 参 数 文 献 7 文 献 8 本 文工 艺 / 技 术 0125 m - 0118 m - 0125 m -CMOS CMOS CMOSf s/ MHz 100 80 100S FDR/ dB 80 6413 75t/ ns 313 - 218参 考 文 献 :1 SUM

28、ANEN L. Pipeline analog2to2digital converters for wide2band wireless communications D . Helsinki : HelsinkiUniversity of Technology ,2002 :55256 ,1312132.2 GULATI K, LEE H S. A high2swing CMOS telescopicoperational amplifier J .JSSC ,1998 ,33(12) :201022019.3 RAZAVI B. Design of analog CMOS integrat

29、ed circuits M.Boston :McGraw2Hill ,2000 :2562257.4 BURGER T ,HUANG Q. A 100 dB ,480 MHz OTA in 017 mCMOS for sampled2data applications C IEEE Proc of theCustom Integrated Circuits Conf. San Diego , CA ,USA ,1996 :1012104.5 BULT K, GEELEN G. A fast2settling CMOS op amp for SCcircuits with 902dB DC ga

30、in J . IEEE JSSC ,1990 ,25(6) :137921384.6 HUANG F P , HUANG Y M , ZE D D , et al. A method toeffectively decrease the settling time of gain2boost OTA J .ASIC ,2005 ,1(24227) :4192422.7 CHOUIA Y,EI2SANKARY K,SALEH A ,et al. 14 b ,50 MS/ sCMOS front2end sample and hold module dedicated to apipelined

31、ADC J . IEEE Circuits and Systems , 2004 , 1(25228) :3532356.8 CLINE D W. Speed and power trade2offs in pipelined analog todigital converters D . U. C. Berkeley : Electronics ResearchLaboratory ,1995 :829.9 陈 美 娜 ,戴 庆 元 ,朱 红 卫 ,等 . 用 于 10 位 100 MS/ s流 水 线A/ D 转 换 器 的 采 样 保 持 电 路 J .微 电 子 学 ,2007 ,37

32、 (1) :89292.10 SALL E. A 118 V 102bit 80 MS/ s low power track2and2holdcircuit in a 0118 m CMOS processJ . Circuits and Systems ,2003 ,1 :53256.(收 稿 日 期 :2007208229)作 者 简 介 :林 佳 明 (1982 ) ,男 ,上 海 人 ,硕 士 研 究 生 ,主要 研 究 方 向 为 数 模 混 合 集 成 电 路 设 计 ;戴 庆 元 (1950 ) ,男 ,上 海 人 ,教 授 ,研 究 生 导 师 ,主 要 研 究 领 域为 数 模 混 合 专 用 集 成 电 路 的 设 计 。林 佳 明 等 : 一 种 用 于 高 速 ADC的 采 样 保 持 电 路 的 设 计182 半 导 体 技 术 第 33 卷 第 2 期 2008 年 2 月