1、第 1 页共 7 页1专科硬件描述语言和数字系统设计一、 （共 36 题,共 150 分）1. reg 类型的数组通常用于描述存储器，reg 15: 0 MEM 0:1023;定义存储器字的位数为 （2 分）A.1024 B.16 C.16384 D.1040 .标准答案：B2. 下列关于同步有限状态机的描述错误的是（ ） （2 分）A.状态变化只能发生在同一个时钟跳变沿；B.状态是否变化要根据输入信号，只要输入条件满足，就会立刻转入到下一个状态。C.在时钟上升沿，根据输入信号的变化，确定电路状态D.利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统.标准答案：B3. 关于如下描述，正确的
2、说法是( ) （2 分）A.这种描述是错误的B.该电路不可综合C.该电路不可综合，但生成的不是纯组合逻辑D.以上说法都不对.标准答案：D4. 下列关于流水线的描述错误的是( ) （2 分）A.流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法；B.设计流水线目的是提高数据吞吐率C.流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度，从而可以提高时钟频率D.增加流水线长度可以节省更多延迟， 流水线越长，首次延迟越大，系统频率就会降低。.标准答案：D5. 以下关于 Top-Down 的设计方法不正确的描述是( ) （2 分）A.Top-Down 的
3、设计方法首先从系统设计入手；B.Top-Down 设计中的系统总体仿真与所选工艺有关C.Top-Down 的设计方法从顶层进行功能划分和结构设计D.自顶向下的设计方法可以早期发现结构上的错误.标准答案：B6. 在 verilog 中，下列哪些操作一定是单 bit？（ ） （2 分）A.= B. C. D. .标准答案：A,B,C,D7. 下面哪些是 verilog 的关键字（） （2 分）A.input B.assign C.write D.module .标准答案：A,B,D8. 全球主要的 FPGA 厂家有（ ） （2 分）A.Xilinx B.Altera C.Broadcom D.La
4、ttice .标准答案：A,B,D9. 大规模数字逻辑设计原则，正确的说法有（） （2 分）A.异步设计原则 B.组合时序电路分开原则 C.面向 RTL 的原则 D.先电路后代码的原则 .标准答案：B,C10. 下面有关 SRAM,DRAM 的叙述，正确的有（） （2 分）A.DRAM 存储单元的结构比 SRAM 简单B.DRAM 比 SRAM 成本高C.DRAM 比 SRAM 速度快D.DRAM 要刷新，SRAM 不刷新.标准答案：A,D11. 阻塞赋值与非阻塞赋值的差别及其各自的使用环境。 （10 分）标准答案：非阻塞（non-blocking)赋值语句(b第 2 页共 7 页212. 下
5、面是线性反馈移位寄存器的 Verilog 实现，请找出语法错误的地方，并修改 （20 分）标准答案：define UD #1module LFSR(SYSCLK,RST_B,DO);input SYSCLK;input RST_B;output 7:0DO;wire SYSCLK;wire RST_B;reg 7:0 DO;parameter INIT=8b1001_0001;parameter COFF=8b1111_0011;wire 7:0 DO_N;/M4 count.always (posedge SYSCLK or negedge RST_B)beginif(!RST_B)DO e
6、lseDO endassignDO_N0=DO7;assignDO_N1=COFF6 ?DO1DO7 : DO0;assignDO_N2=COFF5 ?DO2DO7 : DO1;assignDO_N3=COFF4 ?DO3DO7 : DO2;assignDO_N4=COFF3 ?DO4DO7 : DO3;assignDO_N5=COFF2 ?DO5DO7 : DO4;assignDO_N6=COFF1 ?DO6DO7 : DO5;assignDO_N7=COFF0 ?DO7DO7 : DO6;endmodule13. 在以下定义的标识符中，选择定义正确的一个标识符（ ） （2 分）A.34ne
7、tB.C.D.标准答案：C14. 由于线网类型代表的是物理连接线，因此它不存贮逻辑值，必须由器件所驱动。当一个 wire 类型的信号没有被驱动时，缺省值（） （2 分）A.1 B.0 C.x D.z .标准答案：D15. 信号没有定义数据类型时，缺省为( )类型 （2 分）A.reg B.wire C.tri D.不可用 .标准答案：B16. 输入端口可以由 net/register 驱动，但输入端口只能是( ) （2 分）A.reg B.wire C.integer D.tri .标准答案：B17. 输出端口可以是 net/register 类型，输出端口只能驱动 （2 分）A.reg B.
8、wire C.integer D.tri .标准答案：B18. 在 verilog 设计中，下列说法正确的是（） （2 分）第 3 页共 7 页3A.在边沿敏感时序逻辑代码中，应使用非阻塞赋值（ ）B.要 always 块产生组合逻辑时应使用阻塞赋值（ ）C.模运算符 “ ”是可综合的D.如果 setup 时间不满足，可以降低时钟频率来解决.标准答案：A,B,C,D19. 同步电路设计中出现 setup 时间不满足，可以采取哪些措施解决（）？ （2 分）A.减小信号延时 B.降低时钟频率 C.pipeline D.增加时钟频率 .标准答案：A,B,C20. 下列逻辑电路中不属于时序电路的是（）
9、 （2 分）A.译码器 B.触发器 C.数据选择器 D.编码器 .标准答案：A,C,D21. LATCH 与 DFF 的区别有（） （2 分）A.LATCH 由电平触发，非同步控制,DFF 由时钟延触发，同步控制B.LATCH 容易产生毛刺，DFF 则不容易C.在 ASIC 中 LATCH 的集成度比 DFF 高D.在 FPGA 中 DFF 的集成度比 LATCH 高.标准答案：A,B,C,D22. 下面关于组合逻辑反馈环的说法中正确的是？（） （2 分）A.组合环路是数字逻辑设计中不稳定性和不可靠性最常见的原因之一B.在数字逻辑设计中应该避免组合逻辑反馈环C.组合逻辑反馈环能够提高系统工作频
10、率D.组合逻辑反馈环中没有寄存器的反馈.标准答案：A,B,D23. 解释什么是有限状态机（FSM），其包括哪两种不同的类型，并解释它们的区别。 （10 分）标准答案：系统的行为如果在不同的时间(环境)下，其工作不同，并且行为可以分成所谓的有限的状态以及不重叠的程序块时，系统显现出了状态行为。有限状态机(FSM)，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。其一般包括 3 个要素:1.状态(当前状态、下一个状态 )；2.输入信号(事件)；3.输出控制信号(相应操作) 。根据有限状态机是否使用输入信号，设计人员经常将其分为 Moore 型有限状态机和 Mealy 型有限状态机两
11、种类型。1.Moore 型有限状态机其输出信号仅与当前状态有关，即可以把 Moore 型有限状态的输出看成是当前状态的函数。2.Mealy 型有限状态机其输出信号不仅与当前状态有关，而且还与所有的输入信号有关，即可以把Mealy 型有限状态机的输出看成是当前状态和所有输入信号的函数。24. 下面是 4 位并行输入数据转换成 1 位串行数据的电路 Verilog 实现，请找出语法错误的地方，并修改（20 分）标准答案：下面是 4 位并行输入数据转换成 1 位串行数据的电路 Verilog 实现，请找出语法错误的地方，并修改第 4 页共 7 页425. Verilog 连线类型的驱动强度说明被省略
12、时，则默认的输出驱动强度为（） （2分）A.supply B.strong C.pull D.weak .标准答案：B26. 在 verilog HDL 的端口申明语句中，用（）关键字申明端口为双向方向？ （2分）A.input B.output C.inout D.INOUT .标准答案：C27. 在 verilog HDL 的 always 块语句中的语句是_语句。（） （2 分）A.顺序 B.并行 C.顺序或并行 D.不一定 .标准答案：D28. Verilog HDL 定义了一系列保留字，叫做关键词，指出下列哪一个不属于关键词（） （2 分）A.wire B.input C.begin
13、 D.task .标准答案：C29. 不完整的 IF 语句，其综合结果可实现（） （2 分）A.三态控制电路 B.条件相或的逻辑电路 C.双向控制电路 D.时序逻辑电路 .标准答案：30. 下面关于 moore 状态机与 mealy 状态机的说法中正确的是?（） （2 分）A.Moore 型状态机：下一状态只由当前状态决定B.Mealy 型状态机：下一状态不但与当前状态有关，还与当前输入值有关C.Moore 型状态:下一状态不但与当前状态有关，还与当前输入值有关D.Mealy 型状态机:下一状态只由当前状态决定.标准答案：A,B31. 下面关于 FPGA 的叙述中正确的是？（ ） （2 分）A
14、.FPGA 里有很多现成寄存器结构的电路B.FPGA 里有很多现成的锁存器结构电路C.FPGA 内部包括了 IOB(输入输出模块)CLB(可配置逻辑模块)和内部连线三部分D.FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。.标准答案：A,C,D32. 下列关于 function 和 task 的叙述中正确的是？（） （2 分）A.task 通常用于调试B.Function 只含有 input 参数，由函数名返回一个结果C.Task 可以有 input output 和 inout 参数D.task 可以包含其他任务或函数.标准答案：A,B,C,D33. 下列关于阻
15、塞赋值与非阻塞赋值的说法中正确的是（） （2 分）A.阻塞赋值完成该赋值语句后才能做下一句的操作B.使用非阻塞赋值的 always 块内的赋值语句同时被赋值C.建议在时序逻辑中使用阻塞赋值D.建议在时序逻辑中使用非阻塞赋值.标准答案：A,B,D第 5 页共 7 页534. 模拟信号要变成二进制数字信号必须经过的处理过程包括（） （2 分）A.采样 B.量化 C.存储 D.编码 .标准答案：A,B,D35. 下面是按键计数器的 Verilog 实现，并把计数结果显示到数码管请找出语法错误的地方，并修改（20 分）标准答案：下面是按键计数器的 Verilog 实现，并把计数结果显示到数码管请找出语
16、法错误的地方，并修改第 6 页共 7 页6第 7 页共 7 页736. 分别介绍如下三个专业术语的意思：SOC、ASIC、IP 核 （10 分）标准答案：SOC:（System on Chip）技术是一种高度集成化、固件化的系统集成技术。使用 SOC 技术设计系统的核心思想，就是要把整个应用电子系统全部集成在一个芯片中。IP 核:IP（Intellectual Property ）IP 是是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。用于产品应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。将一些在数字电路中常用但比较复杂的功能块，如 FIR 滤波器，SDRAM 控制器，PCI 接口等等设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。随着 CPLD/FPGA的规模越来越大，设计越来越复杂，使用 IP 核是一个发展趋势。ASIC:ASIC(Application Specific Integrated Circuit)即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
