功率半导体器件(LDMOS VDMOS).pdf

1、 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 1 - of 9 关于功率 MOSFET（ VDMOS & LDMOS）的报告 -时间日期： 2009.11.12 -报告完成人：祝 靖 1报告概况与思路 报告目的： 让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用， 重点在 “面 ”，更深层次的知识需要自己完善充实。 报告内容： 1）从耐压结构入手，说明耐压原理； 2）从普通 MOS 结构到功率 MOS 结构的发展； （ 功率 MOS 其实就是普通 MOS 结构和耐压结构的结合 ） ； 3）纵向功率 MOS（ VDMO

2、S）的工作原理； 4）横向功率 MOS（ LDMOS）的工作原理； 5）功率 MOSFET 中的其它关键内容； （ LDMOS 和 VDMOS 共有的，如输出特性曲线） 报告方式： 口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。 2耐压结构（硅半导体材料） 目前在我们的研究学习中涉及到的常见耐压结构主要有两种： 反向 PN 结 超结结构 (包括RESURF 结构 )； 2.1 反向 PN 结（以突变结为例） 图 2.1 所示的是普通 PN 结的耐压原理示意图，当这个 PN 结工作在一定的反向电压下，在 PN 结内部就会产生 耗尽层 ， P 区一侧失去空穴会剩下固

3、定不动的 负电中心 ， N 区一侧会失去电子留下固定不动的 正电中心 ，并且 正电中心所带的总电量负电中心所带的总电量 ，如图 2.1a 所示， A 区就是所谓耗尽区 。 图 2.1b 所示的是 耗尽区中的电场分布情况（需熟悉了解） ，耗尽区以外的电场强度为零， Em 称为峰值电场长度（ 它的位置在 PN 结交界处，原因可以从高斯原理说明 ） ， 阴影部分的面积 就是此时所加在 PN结两端的电压大小。从以上的分析我们可以称这个结构的耐压部分为 P 区和 N 区共同耐压。图 2.2 所示的是 P+N 结的情况，耐压原理和图 1 中的相同，但是在这种情况中我们常说 N 负区是耐压区域 (常说的 漂

4、移区 )，耐压大小由 N 区的浓度决定。 P NA(a)|E|Em|0(b)0UU图 2.1 普通 PN 结耐压示意图 （ N 浓度 P 浓度） 图 2.2 P N 结耐压示意图 （ N 浓度 ， ） y沟道电阻： 取决于沟道长度、栅氧化层的厚度、载流子浓度、阈值电压和栅电压 VG . 一定的栅电压下，沟道电阻随着栅氧化层厚度的减小而减小 y积累层电阻： 当器件导通后，栅下的 N-区会形成一层积累层，形成一层电阻很低的电子通道，这些电子是从沟道出来的 y寄生 JFET 电阻： 离开积累层的电子会垂直进入到硅体内（可以看成是一个 N 沟的 JFET） ，这个电阻是随着源漏电压的变化而变化的，降低

5、这个电阻的方法可以增加 P 井之间的距离，但是这样会影响到集成度的提高。 y扩散电阻： 当电子再往下走时，电子开始向下扩散流动（也有可能进入到其他的元胞中） ，由这些电流流过的漂移区的电阻称为扩散电阻。 y外延层电阻： 器件的耐压值决定了外延层的电阻率和厚度，高压器件中这个电阻很重要。外延层的厚度一般由器件的耐压水平决定。 y衬底电阻 ：衬底电阻只在耐压值低于 50V 的情况中才比较明显。 y金属线和引线电阻： 器件在和外部引脚相连的导线，在一般器件中，此电阻大概有几毫欧。 注： 由于以上的电阻都和电子 /空穴的迁移率的函数，因为 un远大于 up，所以 p 沟道 MOS 的电阻大于同种情况下

6、的 N 沟道 MOS。 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 5 - of 9 高压器件中的导通电阻（漂移区电阻）和耐压的关系（ 2.5 次方的关系） ： 92.5 25.93 10on BR AVcm 注意导通电阻的单位，这里所说的导通电阻是特征导通电阻，因为一个器件的导通电阻是和芯片的面积成反比的，要得到导通电阻的大小，需要用特征导通电阻除以芯片面积，面积越大，导通电阻越小。 4.3 VDMOS 中的电容 在讲 VDMOS 电容之前，首先了解两类电容： PN 结电容 和 氧化层电容 。 PN 结电容中的介质是耗尽层，因为耗尽层的厚度

7、会随电压的大小的改变而改变，所以 PN 结电容是随电压变化而变化的 。 氧化层电容中的介质是二氧化硅，它的厚度不会随电压而改变，所以 氧化层电容是个固定电容 。 图 4.3 是 VDMOS 处于关断状态下的内部电容分布示意图，从图中看出： 和栅极和源极之间相关的电容有： CgsN+， CgsP； 和栅极和漏极之间相关的电容有： Cgdox， Cgdbulk； 和源极和漏极之间相关的电容有： Cds； 和栅极和金属之间相关的电容有： CgsM； 电极之间的电容就是上述电容的组合。 举个例子 ：栅极和漏极之间的电容（两个电容并联） ： 11 1Cgd Cgdox Cgdbulk=+由于 Cgdbu

8、lk 是 PN 结电容，随 Vd 的变化而变化，如图 4.4 所示，其余电极的电容同学自行推导。 图 4.3 VDMOS 中电容分布示意图 图 4.4 VDMOS 中 Cdg 和 Vdg 的关系 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 6 - of 9 5 LDMOS 及其工作原理 5.1 RESURF LDMOS 如图 5.1 所示的是基本的 RESURF 结构的 LDMOS，在图中本人加入了一些术语，通常的， P_body 的浓度远远大于 P_sub 的浓度。 RESURF 的全称是 Reduced SURface Field（ RE

9、SURF） ，顾名思义，就是降低表面的电场，目的就是使得击穿不会发生在器件的表面。如果击穿发生在表面，那么这个器件就不是一个优化的器件， 原因如下： 图中用虚线标出了两个结，分别是 P_body/N_drift 结和 P_sub/N_drift 结，由于 P_body 的浓度远远大于 P_sub 的浓度，所以 J2 的击穿电压高于 J1 的击穿电压 ，如果击穿发生在 J1（由于鸟嘴处的曲率较大，所以击穿会发生在 J1 靠近鸟嘴的表面处） ，但是这不是我们所希望的，我们希望击穿能发生在 J2 处！所以我们要降低表面的场强。 RESURF 条件： 12 2110 /driftN d atoms c

10、m（来源：加拿大博士论文） 其中 Ndrift 就是 N_drift 区的浓度， d 是漂移区的厚度， 本人认为可以从超结原理来解释 。 满足 RESURF条件的 LDMOS 中表面和内部的电场分布示意图如图 5.2 所示。 N+N+N-driftP-bodyGateDrainSourceEXEY图 5.1 RESURF 结构 LDMOS 图 5.2 满足 RESURF 原理的 LDMOS 内部电场分布 5.2 LDMOS 的导通 /截止状态 LDMOS 的工作原理和普通的 MOS 一样，在截止状态时，耗尽层的展宽主要是漂移区，漂移区是主要的耐压区域，如图 5.3 所示，阴影部分就是耗尽层。

11、在导通状态下，同样也有耗尽层，但是此时的电子的流动是沿着表面的横向移动，如图 5.4 所示。 图 5.3 截止状态下的 LDMOS 图 5.4 导通状态下的 LDMOS 5.3 LDMOS 中的导通电阻 LDMOS 的导通电阻的分析同 VDMOS，其中两个重要的电阻是 沟道电阻和漂移区电阻 。 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 7 - of 9 5.4 LDMOS 中电容的分析 LDMOS 中的电容相对于 VDMOS 中的电容会复杂一些， 在器件处于导通和截止时的电容是不一样的，同种状态不同工作区的电容也是不同的，下面只是 简单的说

12、明处于截止态时 的 LDMOS 的内部的电容分布情况。 如图 5.5 所示，从中可以看出： 和栅极和源极之间相关的电容有： Cgox， Cgpox 和 Cgbulk； 和栅极和漏极之间相关的电容有： Cgpox， CgdN+； 和源极和漏极之间相关的电容有： Cdbulk； 同样，电极之间的电容是上述电容的组合。 例如，栅极和漏极之间的电容是 Cgpox 和 CgdN+并联的结果。 11 1Cgd Cgpox CgdN=+Cgbulk图 5.5 截止态时 LDMOS 中电容分布（阴影部分为耗尽层） 6功率器件（ VDMOS & LDMOS）其它特性 6.1 输出特性曲线 功率器件中的输出曲线如

13、图 6.1 所示： 图 6.1 功率 MOSFET 的输出特性曲线 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 8 - of 9 其中各个区域在图中已经标明；它和普通的 MOS 的输出曲线的 最主要的区别在于功率 MOS 的输出曲线中含有准饱和区 准饱和区： 从曲线中我们可以看出 准饱和有两个特点 ： 1、 id 随这 VDS的增加还在继续的缓慢增加（固定Vgs） ； 2、 id 几乎不随着 VG的增大而提高（固定 Vds） 。 产生准饱和区的原因： 可以从载流子速度饱和和载流子迁移率退化来解释。 详细原因口头叙述 。 6.2 开关特性 功率

14、器件的一个重要作用就是作为开关器件，和器件开关特性最密切相关的就是电容！在前面第 4 和第 5 部分分别都说明了 VDMOS 和 LDMOS 中的电容，但是归根结底，所有的电容都可以 只用三个电容来表示： Cgs、 Cgd 和 Cds。 并且， 输入电容 =CGS+CGD； 输出电容 =CGD+CDS；反馈电容 = CGD；其中反馈电容又可称为 “密勒电容 ”（这个电容在器件开启和关断过程中都起着重要的作用，另外要减小电路的非线性也必须减小这个电容） 。 图 6.2 所示的是功率器件的开关特性示意图，图 6.3 是器件工作点变化示意图。 图 6.2 功率器件的开关特性 图 6.3 开关器件的工

15、作点转移图 功率器件作为理想开关管的要求是：关闭时，流过器件的电流为零，器件两端能承受电路中的电压。 开启时，流过器件的电流为外部电路中的电流，器件两端的电压必须最小。 根据上述要求，功率器件作为开关管， 在关闭时应工作在截止区，在开启时应该处于线性区 。 所以产生图 6.2 曲线的原因： 从工作点移动来看，栅极电压是先增大，后不变，最后又增大的过程， 漏极电压是先不变，后减小，最后又不变的过程， 漏极电流是先不变（阈值电压之前） ，后增大，最后不变的过程， 刚开始，栅极电压增大，漏极电压不变，所以电流主要是给 Cgs 充电， 接着，栅极电压不变，漏极电压减小，所以电流主要是给 Cgd 充电，

16、 最后，栅极电压增大，漏极电压几乎不变，所以电流又主要是给 Cgs 充电。 关断特性是开通特性的一个逆过程。 6.2 安全工作区（ SOA） 能保证功率器件能正常安全工作的区域称为安全工作区（ safety operation area） ，如图 6.4 所示，它一般是由 4 条线和两条坐标轴所围成的，横坐标为漏源电压，纵坐标为漏电流。 东南大学国家专用集成电路系统工程技术研究中心 PIC器件组 10/14/2009 Page - 9 - of 9 图 6.4 安全工作区示意图 AB 线段：功率器件正向导通电阻线； BC 线段：功率器件最大电流 IDM 线； CD 线段：功率器件最高功率线；反映出最高结温 Tj； DE 线段：功率器件击穿电压线； 报告结束，谢谢！