收藏 分享(赏)

VHDL试卷.doc

上传人:精品资料 文档编号:8856503 上传时间:2019-07-14 格式:DOC 页数:34 大小:438.47KB
下载 相关 举报
VHDL试卷.doc_第1页
第1页 / 共34页
VHDL试卷.doc_第2页
第2页 / 共34页
VHDL试卷.doc_第3页
第3页 / 共34页
VHDL试卷.doc_第4页
第4页 / 共34页
VHDL试卷.doc_第5页
第5页 / 共34页
点击查看更多>>
资源描述

1、02009/2010 学年第 一 学期末考试试题答案及评分标准(A 卷)一、 填空题(20 分,每空格 1 分)1、一个完整的 VHDL 语言程序通常包含 实体(entity) , 构造体(architecture) ,配置(configuration) , 包集合(package)和 库(library) 5 各部分。2、在一个实体的端口方向说明时,输入使用 in 表示,那么构造体内部不能再使用的输出是用 out 表示;双向端口是用 inout 表示;构造体内部可再次使用的输出是用 buffer 表示;3、一个构造体可以使用几个子结构,即相对比较独立的几个模块来构成。VHDL 语言可以有以下

2、 3 种形式的子结构描述语句: BLOCK 语句结构; PROCESS 语句结构和SUBPROGRAMS 结构。4、VHDL 的客体,或称数据对象包括了常数、 变量 variable 和 信号 signal 。5、请列出三个 VHDL 语言的数据类型,如实数、位等。 位矢量 , 字符 , 布尔量 。6、设 D0 为0, D1 为0, D2 为1, D3 为0, D0 we= 1 ;IF(ready=1) THEN next_state= idle ;ELSEnext_state=write;END IF;END CASE;END PROCESS state_comb;state_clocked

3、:PROCESS(clk) BEGINIF clkevent and clk = 1 THENpresent_state=next_state;END IF;END PROCESS state_clocked;END state_machine;282007/2008 学年第 一 学期末考试试题(B 卷)一、 填空题(20 分,每空格 1 分)1、早期的可编程逻辑器件包括 PLA 、 PAL 、 GAL 。2、基于乘积项技术构造的可编程逻辑器件叫做 CPLD ,基于查找表技术构造的可编程逻辑器件叫做 FPGA 。3、VHDL 程序的基本结构包括 库 、 程序包 、 实体 和 结构体 。4、8digital 标识符合法吗? 不合法 。5、信号的代入通常用 = ,变量用 := 。6、 标准逻辑(std_logic) 是一个具有九值逻辑的数据类型。7、定义一个变量 a,数据类型为 4 位位向量 variable a : bit_vector(3 downto 0) 。8、=是 小于等于 关系运算符,又是 赋值运算 操作符。9、设 D0 为1, D1 为1, D2 为1, D3 为0,“1110” 是 D3

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报