
实验三 数字频率计.doc
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
最后一页预览完了!喜欢就下载吧,查找使用更方便
10 文币 0人已下载
下载 | 加入VIP,免费下载 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验三 数字频率计.doc
- 资源描述:
-
1、AP0705307 黃少昌实验三 数字频率计一,实验目的:1,学会利用 MAX+PLUS进行层次化设计;2,练习混合设计输入方法;3,巩固用试验箱验证设计方法。二,实验原理:1,数字频率计是利用测量输入信号的频率并显示测量结果的系统。数字频率计的原理示意图如图 3-1所示。一般基准时钟的高电平的持续时间为T0=1s,若在这 T0内被测信号的周期数为 N则被测信号的频率就是 N,选择不同的 T0,可以得到不同的测量精度。一般 T0越大,测量精度越高,但一次的测量时间及频率计所需的硬件资源也增加。三,设计任务和要求:1、设计一个 6位频率计,测量范围从 1Hz到 99 99 99Hz,测量结果用
2、6个数码管显示,基准时钟频率为 1Hz;2、只显示测量结果,中间计数过程不显示;结果更新时间 2秒一次;3、频率计只设一个复位键,按下该键(reset=0)系统复位,释放该键(reset=1)系统工作,测量并显示结果;4、设计输入采用层次化设计,学习混合输入设计方法,即部分底层模块用Verilog HDL实现。四,实验步骤;1,简述频率计原理,各个模块的功能作用;控制模块:产生控制信号 Count_en和 Count_clr,控制计数模块何时计数何时清零;产生 Load信号,控制何时将计数结果锁存,送去显示,时序如下:计数模块锁存器控制模块标准时钟系统复位待测信号Count_enCount_c
