1、0.2Hz-300MHz 时钟发生器设计岳增祥：201122070441 朱典全：201121070442 况逸群：201121070507 肖新川：201121250109 吴龙辉：201121070421一 设计要求频率分辨率：0.1Hz频率范围：0.2Hz 300MHz输出电平：CMOS 和 ECL 电平二 设计方案在本设计中，我们选用 STM32F103VCT 6 作为主控芯片来控制 DDS 的步进频率和其他外设；AD9912 作为 DDS 芯片，以此产生 300MHz 高精度方波信号； 由于 DDS 芯片的比较器输出方波信号为 HSTL 信号，为了兼容 COMS 和ECL 电平输出，
2、使用了 MAX 系列电平转换芯片来进行电平转换，以实现COMS 和 ECL 电平的输出；为了保证电源的可靠性，采用了 LM7805 来提供5V 电源，采用 TI 公司的高精度、低压差的线型稳压电源 TPS78233 和TPS78218 来产生器件所需的 3.3V 和 1.8V 的电压；为了方便调试和增加实用性，我们采用键盘和 LCD 来进行频率输入和显示。根据要求，我们设计了系统原理图，如图 1 所示。图 1 系统原理图三 工作原理1、频率源 DDS直接数字式频率合成器 DDS（Direct Digital Synthesizer） ，实际上是一种分频器：通过编程频率控制字来分频系统时钟（SY
3、STEM CLOCK）以产生所需要的频率。DDS 有两个突出的特点，一方面，DDS 工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit 或者更高） ，频率分辨率高。DDS 的内部结构如图 2 所示，它主要分成 3 部分：相位累加器，相位幅度转换，数模转换器（DAC） 。图 2 DDS 内部结构图DDS 的基本原理是利用采样定理，通过查表法产生波形。DDS 的结构有很多种，其基本的电路原理如图 3 所示。图 3 DDS 基本电路原理图相位累加器由 N 位加法器与 N 位累加寄存器级联构成。每来一个时钟脉冲 fs，加法器将频率控制字
4、k 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字 k 相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS 输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波
5、形存储器的输出送到 DA 转换器，DA 转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。本设计中，我们选择了集成有 14 位数模转化器的直接数字合成芯片AD9912 作为信号产生芯片。AD9912 为 64 引脚，集成有内部比较器，比较器输出 HSTL 电平；可以进行 48 位频率调谐字，其合成频率步进不大于 4uHz，绝对频率精度可以通过调节
6、数模转化器系统时钟来实现；也集成了一个系统时钟锁相环，其参考时钟频率可以低至 25MHz;工作温度范围为-40 至+85。DDS 产生正弦信号的基本过程为：通过 SPI 通信接口与 DDS 芯片 AD9912进行通信，将控制字写入 DDS，生成标准的正弦波，为了获得方波信号，我们需要将输出的正弦波送入比较器进行比较，具体电路原理图如图 4 和图 5 所示：由于 DAC 输出是电流输出，我们将输出接 50 ohm 的下拉电阻到地，经过巴伦电路的阻抗匹配送到低通滤波器滤除杂波，再次经过巴伦变换电路送入比较器的输入端。经比较器输出为 HSTL 电平的方波信号。防止信号干扰，在每个电源引脚处要加滤波去
7、耦电容，如图 6 所示。图 4 DDS 最小系统图图 5 DDS 外围低通滤波电路图图 6 DDS 外围电源去耦电路图2、主控单元为了方便添加外设和灵活控制，我们选取了 100 引脚的 ARM 芯片STM32F103VCT 6，它拥有 256 Kbit FLASH，48 Kbit RAM，80 个通用 IO 口，3 个 SPI 接口，2 个 I2C 接口，5 个 USART 接口和 1 个 USB 接口，可以方便的进行外设的连接，以及满足不同外设的需求。本设计主要用来控制 DDS 产生特定频率的信号或扫频信号，接收外设键盘和 LCD 触摸屏给的数据，并将结果送至 LCD 进行回显。其原理图如图
8、 7 所示。图 7 主控单元控制接口图3、电源模块5V 稳压才用 LM7805 为三端稳压集成电路，三端分别为输入端、接地端和输出端；常温下输出电压范围为 4.8V 至 5.2V，典型值为 5.0V，静态电流值为5mA,最大电流值为 8mA，输出阻抗为 15m；其内部有过流过热及调整管的保护电路，因此所需要的外围元件很少，使用起来方便可靠，而且价格便宜。3.3V 和 1.8V 采用 TI 公司的高精度、低压差的线型稳压电源 TPS78233 和TPS78218。高速信号对电源的干扰明显，所以必须做好电源的去耦和滤波。4、电平转换由于 DDS 芯片输出的 HSTL 电平，必须进行电平转换才能达到
9、要求，我们采用 MAXim 公司的电平转换芯片进行转换。首先使用 MAX9376 将 HSTL 电平转换为 LVDS 和 LVPECL 电平，其转换频率可以高达 2GHz，完全可以满足300MHz 的要求。然后我们分别用 MAX9424（转换频率可达 2GHz）将LVPECL 转换为 ECL 电平，MAX9171（转换频率可达到 500MHz）将 LVDS转换为 CMOS 电平。并通过两个 SMA 接口直接输出。其包含简单阻抗匹配的典型连接电路如图 8 所示图 8 ECL 和 COMS 电平转化电路图四、总结通过本次课程设计，使我们对 DDS 及其相关知识有了更深入的了解和学习；锻炼了射频电路的分析设计能力；增强了元器件的选择能力；提高了团队分工协调能力。鉴于时间和能力有限，本设计仅理论上可行，未经过实际测试，更有待改进和完善；若做出成品，则还有许多工作要做。
