1、1例题：1.某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式（即每组 2 块）。每个主存块大小为 32 字 节，按字节编址。主存 129号单元所在主存块应装入到的 Cache 组号是 A0 B.2 C.4 D.6 2.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为RAM 区，按字节编址。现要用 2K8 位的 ROM 芯片和 4K4 位的RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和RAM 芯片数分别是 A1、15 B2、15 C1、30 D2、303.下列有关 RAM和 ROM 的叙述中，正确的是（ ） 。（1）RAM 是易失性存储器，ROM
2、 是非易失性存储器（2）RAM 和 ROM 都是采用随机存取的方式进行信息访问（3）RAM 和 ROM 都可用作 Cache（4）RAM 和 ROM 都需要进行刷新A. 仅（ 1）和（2） B. 仅（2）和（3 ） C. 仅（1） （2）（3）D. 仅（2） （3） （4）4.假定用若干个 2K X 4 位芯片组成一个 8K X 8 位的存储器，则地址 0B1FH 所在芯片的最小地址是（ ） 。A. 0000H B. 0600H C. 0700H D.0800H25.某计算机字长 16 位，主存地址空间大小 128KB，按字编址，采用字长指令格式，指令名字段定义如下：15 12 11 6 5
3、0OP Ms Rs Md Rd源操作数 目的操作数转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：Ms/Md 寻址方式 助记符 含义000B 寄存器直接 Rn 操作数=(Rn)001B 寄存器间接 (Rn) 操作数=(Rn)010B 寄存器间接、自增 (Rn)+ 操作数=(Rn),(Rn)+1-(Rn)011B 相对 D(Rn) 转移目标地址=（PC）+(Rn)注：（X）表示有存储器地址 X 或寄存器 X 的内容，请回答下列问题：（1） 该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）各需要多少位？（2） 转
4、移指令的目标地址范围是多少？（3） 若操作码 0010B 表示加法操作， （助记符 add）,寄3存器 R4 和 R5 的编号分别为 100B 和 101B。R4的内容为 1234H，R5 的内容为 5678H，地址1234H 中的内容为 5678H,5678H 的内容为1234H，则汇编语言为 add (R4),(R5)+ (逗号前为源操作数，逗号后为目的操作数)对应的机器码是什么(用十六进制表示)？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？解：（1）由指令格式可知，指令操作码 4 位，指令系统最多可编制 24=16 条指令；寄存器编号为 3 位，CPU内部最多可设
5、置 23=8 个通用寄存器；根据机器字长为 16位，MDR 应为 16 位；因 216=64KW=128KB，MAR 应为16 位.(2) 转移指令的目标地址范围:因转移指令的寻址方式为相对寻址，根据公式：目标地址=(PC) 下条指令 +(Rn)= (PC)下条指令 +(-32768-+32767)=PC+1+(-32768-+32767)=PC+(-32767-+32768)所以转移指令的目标地址范围是-32767-4+32768（对该条转移指令而言） ，也可以说是整个内存空间。(3)机器编码：0010 0011 0000 1101B=230DH因该指令的寻址方式为：源操作数为寄存器间接，所
6、以寄存器 R4 的内容不变；R4 保存的 1234H 为源操作数地址，它指向的存储器单元其内容也不变；目的操作数为寄存器间接、自增，指令执行后 R5 的内容为 5679H;由 R5 指向的目的操作数存储器单元的内容为：（5678H）= （1234H ）+ （5678H ）=5678H+1234H=68ACH6.某计算机的主存地址空间大小为 256M，按字节编址。指令、数据 Cache 分离，均有 8 个 Cache 行，每个 Cache行大小为 64MB（此处可能有错 ,似为 B） ，数据 Cache 采用直接映射方式，现有两个功能相同的程序 A 和 B，其伪代码如下：5! J1 s# B&
7、j8 X假定 int 类型数据用 32 位补码表示，程序编译时i，j ， sum 均分配在寄存器中，数组 a 按行优先方式存放，其地址为 320(十进制)。请回答，要求说明理由或给出计算过程。& (1).若不考虑用于 Cache 一致维护和替换算法的控制位，则数据 Cache 的总容量为多少?(2).数组元素 a031和 a11各自所在的主存块对应的Cache 行号分别是多少(Cache 行号从 0 开始)(3).程序 A 和 B 的数据访问命中率各是多少？哪个程序的执行时间短？参考答案：6（1） 数据 Cache 的总容量：8*64B=512B=2 3*26=29B其地址格式：A8 A7 A
8、6 A5 A4 A3 A2 A1 A0 行号 行内字号 字节地址（2） 320=256+64=140H=1 0100 0000B （数组 a00的首地址） ；A031的地址 =a00+(0*256+31)*4= a00+124=320+124=444=1BCH=1 1011 1100BA11的地址 =a00+(1*256+1)*4= a00+1028=320+1028=1348=544H=10101000100B由上可见：A031映射到 Cache 的 6 行；A031映射到 Cache 的 5 行。（3） A 程序按 a 数组的行顺序进行访问，又知 Cache的一行能装 16 个数组元素，整
9、个 Cache 可装 8*16=128个个数组元素，可见其命中率为 127/128=99.2%.B 程序按 a 数组的列顺序进行访问，但数组按行存放；Cache 的一行仅能装 16 个数组元素，整个 Cache 仅可装 8*16=128 个个数组元素，可见其命中率为 0.显然 A 程序执行速度快。7.某计算机字长 16 位，采用 16 位定长指令字结构，部分数据通路结构如图所示。图中所 有控制信号为 1 时表示7有效、为 0 时表示无效。例如控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR， MDRin 为 1 表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使
10、能状态。加法指令“ADD（R1）， R0”的功能为（R0 ）+（R1）（R1），即将 R0 中的数据与 R1 的内容所指主存单元的数据相加， 并将结果送入 R1 的内容所指主存单元中保存。数据通路结构 下表给出了上述指令取值和译码阶段每个节拍（时钟周期）8的功能和有效控制信号，请按表中描 述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。 功能和控制信号 时钟 功能 有效控制信号C1 MAR(PC) PCout, MARinC2 MDRM(MAR)PC(PC)+1MemR, MDRinEPC+1C3 IR(MDR) MDRout, IRinC4 指令译码 无时钟 功能 有效控制信号C5 MAR(R1) PCout,MARinC6 MDRM(MAR) MemR,MDRinEC7 A(R0) R0out,AinC8 AC(MDR)+(A) MDRout,Addr,ACinC9 MDR(AC) ACout,MDRinC10 M(MAR) MDR MDRoutE,MemW
