1、第五章 门电路和组合逻辑电路,第一节 概述,第二节 基本逻辑门电路,第三节 TTL集成门电路,第六节 组合逻辑电路的分析与设计,第五节 逻辑代数基础,第七节 常用组合逻辑电路,第四节 CMOS集成门电路,前几章讨论的是模拟电路，本节开始我们讨论数字电路。,数字电子技术的发展代表了现代电子技术的水平，它已广泛的应用于电子计算机、数字式仪表、数字化通讯以及泛多的数字控制装置等方面。,1、计程车计价器,整形电路,计数器,计算器,译码器,显示器,存储器,光电转换,放大电路,整形电路,门电路,计数器,标准时钟,1minute,译码显示,2、电机转速测速系统,1minute,脉冲信号: 是一种跃变信号，并
2、且持续时间短暂, 可短至几个微秒甚至几个纳秒。,第一节 概述,数字电路中,信号（电压和电流）是脉冲的。,一、脉冲信号,脉冲幅度 H,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,脉冲频率f,如：,脉冲信号还有正负之分。,二、数字电路的特点,2、数字电路中的晶体管工作在饱和或截止状态。,三、二进制数制,十进制数有0,1,2,9是个数码，计数基数是10。,1、数字电路是根据信号的有无、个数、宽度和频率进行工作，准确度高，抗干扰能力强。,3、研究电路输入与输出之间的逻辑关系，采用逻辑代数的分析方法。,十进制数的计数规则是“逢十进一”。,十进制数
3、可以表示为：,只有0,1两个数码，计数基数是2。,数字电路中，常采用二进制数，其优点：只有两个状态，容易实现；运算法则简单。,二进制运算法则：逢二进一 0+0=0；1+0=1；0+1=1；1+1=10,十进制数,十进制数,二进制数,二进制数,01234567,00000001001000110100010101100111,89,10001001101010111100110111101111,101112131415,二进制与十进制对应关系：,第二节 基本逻辑门电路,逻辑门电路是数字电路中最基本的逻辑元件。 数字电路中的门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,一、 门电
4、路的概念,基本逻辑关系为“与”、“或”、“非”三种。,门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,日常生活中对立的两个基本状态可用二值逻辑1和0来表示。,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： F = A B,1. “与”逻辑和与门电路,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,F,A,状态表,二、 基本
5、逻辑门电路及其表示方法,二极管与门电路,工作原理,输入A、B、C全为高电平“1”，输出 F 为“1”。,输入A、B、C不全为“1”，输出 F 为“0”。,0V,0V,3V,即：有“0”出“0”，全“1”出“1”,2. “或”逻辑和或门电路,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： F = A + B,真值表,1,1,1,0,二极管电路,0V,3V,3V,工作原理,输入A、B、C全为低电平“0”，输出 F 为“0”。,输入A、B、C有一个为“1”，输出 F 为“1”。,即：有“1”出“1”，全“0”出“0”,3. “非”逻辑和非门电路,“非”逻辑关系是否定或相
6、反的意思。,F,220V,A,+,-,R,三极管非门电路,“0”,“1”,“0”,“1”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,1 .“与非” 门电路,有“0”出“1”，全“1”出“0”,三、复合逻辑门电路,2 .“或非” 门电路,有“1”出“0”，全“0”出“1”,3 . 与或非门电路,A,B,C,D,&,&,1,&,&,A,B,C,D,F,F,第三节 TTL集成门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。
7、下面介绍集成 “与非”门电路的工作原理、特性和参数。,一、 TTL“与非”门电路,1. 电路,多发射极三极管,(1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2. 工作原理,1V,T2、T5截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,“与非”逻辑关系,“与非”门,2. 电压传输特性：,输出电压 UO与输入电压 Ui的关系。,电压传输特性,测试电路,C,D,E,3.主要参数,电
8、压传输特性,典型值3.6V， 2.4V为合格,典型值0.3V， 0.4V为合格,输出高电平电压UOH,输出低电平电压UOL,输出高电平电压UOH和输出低电平电压UOL,D,E,低电平噪声容限电压UNL保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。 UNL=UOFF UIL,允许叠加干扰,关门电平UOFF,UOFF,UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。,0.9UOH,输入 低电平 电压UIL,输入 高电平 电压UIH,高电平噪声容限电压UNH保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干
9、扰）电压。 UNH=UIHUON,允许叠加干扰,开门电平UON,UON,UON是保证输出为额定低电平时所对应的最小输入高电平电压。,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO 8。,输入高电平电流 IIH和输入低电平电流 IIL,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,扇出系数NO,1,0,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL （mA）。
10、,若要保证输出为高电平，则对电阻值有限制 R IIL UNL,平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形uO,二、 三态输出“与非”门,“1”,1. 电路,截止,“0”,1. 电路,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。, 0 高阻,表示任意态,EN,可实现用一条总线分时传送几个不同的数据或控制信号。,EN,EN,EN,第五节 逻辑代数基础,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称
11、为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,1. 逻辑代数的基本运算,一、 逻辑代数的运算,（1）逻辑或运算 F=A+B,（2）逻辑与运算 F=AB,（3）逻辑非运算,一、 逻辑代数的运算,2. 逻辑代数的基本定律,交换律,结合律,分配律,普通代数 不适用！,证:,A+1=1,对偶关系： 将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,（5）,证明：,列状态表证明：,摩根定律（反演律）,二、逻辑函数及其表示,组合逻
12、辑电路框图,逻辑函数：,下面举例说明这几种表示方法。,例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1. 列逻辑状态表,2. 逻辑式,取 Y=“1”( 或Y=“0” ) 列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,各组合之间 是“或”关系,2. 逻辑式,反之，也可由逻辑式列出状态表。,3. 逻辑图,三、 逻辑函数的化简,1.用 “与非”门构成基本门电路,(1) 应用“
13、与非”门构成“非”门电路,(2) 应用“与非”门构成“与”门电路,由逻辑代数运算法则：,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则：,(3)应用“与非”门构成“或”门电路,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算关系化简,（1）并项法,（2）吸收法,（3）配项法,例4：,化简,（4）加项法,（5）消去法,吸收,例：,化简,消去,吸收,消去,消去,第六节 组合逻辑电路的分析与设计,组合逻辑电路框图,一、组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分
14、析步骤：,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反演律,反演律,(3) 列逻辑状态表,逻辑式,(1) 写出逻辑式,例 2：分析下图的逻辑功能,.,化简,(2) 列逻辑状态表,(3) 分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,例3：分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,设：C=1,封锁,打开,选通A信号,B,Y,&,&,1,.,B,A,&,C,0,1,1,设：C=0,封锁,选通B信号,打开,例 3：分析下图的逻辑功能,例：加法器,
15、加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,1. 半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器逻辑状态表,逻辑表达式,2.全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,(1) 列逻辑状态表,(2) 写出逻辑式,1,0,X=1010,Y=0111,1,1,1,1,0,0,0,0,1,1,0,1,1,1,0,0,0,1,X+Y=10001,二、组合逻辑电路的设计,设计步骤如下：,例1：设计一个三变量奇偶检验器。要求: 当输入变量A、B、C中有奇数个同时为“1”时，输出为
16、“1”，否则为 “0”。用“与非”门实现。,(1) 列逻辑状态表,(2) 写出逻辑表达式,取 Y=“1”( 或Y=“0” ) 列逻辑式,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,由卡图诺可知，该函数不可化简。,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,例 2: 有三台电机A、B、C，操作要求：A不起动，则B不能起动；B不起动，则C不能起动。试设计逻辑电路，在不满足要求时报警。,设：A、B、C分别表示三台电机的状态：起动为“1”，不起动为“0”；报警器保警为“1”，不报警为“0”。,(1) 根据逻辑要求规定逻辑状态：,首先假设逻
17、辑变量、逻辑函数取“0”、“1”的含义。,A不起动，则B不能起动；B不起动，则C不能起动。,起动,“1”,不起动,“0”,报警,“1”,不报警,“0”,(2) 根据逻辑要求列状态表,A B C,F,00001111,00110011,01010101,01110100,(3) 由状态表写出逻辑式,(4) 化简逻辑式可得：,(5) 由逻辑表达式画逻辑电路：,1,1,&,&,1,A,B,C,F,(6) 按要求的门电路实现：,&,A,B,C,F,&,&,&,&,(7) 由逻辑表达式画逻辑电路：,例 3: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如
18、果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1) 根据逻辑要求设定状态：,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(2) 根据逻辑要求列状态表,(3) 由状态表写
19、出逻辑式,或由卡图诺可得相同结果,(4) 化简逻辑式可得：,(5) 用“与非”门构成逻辑电路,(5) 画出逻辑图,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,第七节 常用组合逻辑电路,一、编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,1.二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,(1) 分析要求：输
20、入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求： (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,(2) 列编码表：,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 画出逻辑图,将十进制数 09 编成二进制代码的电路,二、 二 十进制编码器,表示十进制数,列编码表： 四位二进制代码可以表示
21、十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,写出逻辑式并化成“或非”门和“与非”门,画出逻辑图,法二：,十键8421码编码器的逻辑图,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,3.优先编码器,CT74LS4147 编码器功能表,例:CT74LS147集成优先编码器(10线-4线),T4147引脚图,低电平 有效,二、译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,1.二进制译码器,状 态 表
22、,例：三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,例：二-十进制译码器（输出高电平有效）,输入,输 出,A B C D,Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9,0000000011,0000111100,0011001100,0101010101,0000010000,0100000000,0010000000,0001000000,0000100000,1000000000,0000001000,0000000100,0000000010,0000000001,写出逻辑表达式,双 2/4 线译码器,A0、A1是输入端,CT74LS139型译码器,2.二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,(2) 七段显示译码器,七段显示译码器状态表,动画,三、数据选择器,
