1、第五章 存储器,存储器分类 随机存储器RAM 只读存储器ROM 存储器系统的设计 存储空间的分配和使用,存储器的分类,静态随机存取存储器(SRAM),存储信息的原理 单元电路是由6个MOS管组成的双稳态触发器电路来存储0或者1，0或1的状态能一直保持，直到重新写入新数据；数据的读出是非破坏性的，数据读出后，原始的信息保持不变。 结构 存储矩阵，决定存储器中存储单元的排列形式，有字结构和位结构两种 地址译码器，用来选择存储单元，有线性译码和复合译码两种，通常采用复合译码 控制逻辑与三态数据缓冲器，控制CS、WR、RD信号,典型的SRAM芯片,典型的SRAM芯片有： 2114（2K4） 6116（
2、2K8） 6264（8K8） 62128（16K8） 62256（32K8）,2K：表示该芯片内部存储单元的数目，这个数决定存储芯片地址线的数目。 8：表示该芯片每个存储单元存储信息的位数，这个数决定存储芯片数据线的数目。,SRAM芯片 HM6116,A0A10 :地址线 I/O07:数据线 WE:写允许信号，低电平有效 OE:读允许信号，低电平有效 CE:片选,SRAM与CPU的连接,动态随机存取存储器(DRAM),存储信息的原理 利用电容存储电荷来保存信息的，由于电容会缓慢放电而丢失信息，所以必须定时对电容充电，称为刷新。 刷新：把存储单元的数据进行读出，经过读放大器放大之后再写入该存储单
3、元以保存电容中的电荷。,DRAM结构特点,DRAM的地址线是复用的，即地址线分为行地址和列地址两部分。在对存储单元进行访问时，由行地址选通信号RAS把行地址送入行地址锁存器；再由列地址选通信号CAS把列地址送入列地址锁存器 CPU与DRAM之间的信息交换由DRAM控制器完成。,DRAM芯片 Intel2164,A0A7 ：地址线（复用） DIN：数据输入 DOUT ：输入输出 WE ：读写控制信号 RAS:行选通信号 CAS：列选通信号,高集成度的DRAM及内存条,把若干DRAM芯片安装在一块印刷电路板上，构成具有一定容量的存储器（其输入与输出线都已标准化），只要将其插入到主板上提供的存储条插
4、座上，就可形成微型计算机内存。这种标准化的存储器配件称“内存条”。,SRAM和DRAM的比较,高速缓冲存储器（CACHE）,CACHE的作用 CACHE的工作原理,CACHE的作用,为了克服CPU与主存储器的速度的差异，充分发挥CPU的速度优势，而在主存和CPU之间设置一个容量小而速度快的存储器，通常由SRAM构成。,CACHE的工作原理,平时，系统程序、应用程序以及用户数据是存放在硬盘中的； 在系统运行时，正在执行的程序或需要常驻的程序由操作系统从硬盘中装入主存储器中； 而在主存储器中经常被CPU使用的一部分内容，要“拷贝”到CACHE存储器中，与CPU一起高速运行。,PC机中分级存储器结构
5、,可编程可擦除ROM(EPROM),EPROM特点 EPROM芯片 Intel2764 EPROM工作方式,EPROM特点,ROM和PROM的内容一旦写入，就无法改变，而EPROM却允许用户根据需要对它编程，且可以多次用紫外光照射进行擦除和重写,EPROM芯片 Intel2764,Intel 2764 8K8,A0A12 :地址线 O07:数据线 PGM:编程脉冲控制端，输入，连接编程信号 OE:输出允许信号，低电平有效 CE:片选信号 VPP:编程时电压输入 VCC:电源电压，5伏,存储器系统的设计,所要考虑的问题 CPU总线的负载能力 CPU的时序和存储器存取速度之间的配合 存储芯片的选取
6、及数目 片内寻址和片间寻址地址线的分配 译码电路的选取（有线性译码、全译码和部分译码方式） 数据线、控制线的连接 举例说明,举例（1）-线性选择方式,RAM芯片Intel6264容量为8K8位，用2片SRAM芯片6264，组成16K8位的存储器系统。地址选择的方式是将地址总线低13位（A12A0）并行的与存储器芯片的地址线相连，而CS端与高地址线相连。 要求：写出解题步骤和画出系统的电路图。,解题步骤,进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信号？线形译码方式 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
7、,A13,A12A0,A12A0,D7D0,D7D0,举例（2）-全译码选作方式,假设一个微机系统的RAM容量为4KB，采用1K8的RAM芯片，安排在64K空间的最低4K位置， A9A0作为片内寻址， A15A10译码后作为芯片寻址 要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？全译码方式 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围,举例（3）-部分译码选择方式,用2K8的RAM芯片6116和74LS138芯片设计一个8K8的存储器系统，使其存
8、储器空间在24000H25FFFH,解题步骤,74LS138芯片介绍 存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信号？部分译码方式 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围,74LS138芯片介绍,存储器芯片数目的确定,存储器系统的总容量为8K8，即8K字节 每片RAM芯片的容量为2K8，即2K字节 所以：需要芯片总数为_,进行片内寻址和片间寻址地址线的分配,由于6116芯片有2K个存储单元，所以需要_根地址线，才能选择其中某一个存储单元 选择8086地址总线A0A19中的低_地址
9、线进行片内寻址 选择8086地址总线A0A19中的高_地址线进行片间寻址,11,A0A10,A11A19,片间寻址地址线的译码,1# RAM芯片的片选端,2# RAM芯片的片选端,3# RAM芯片的片选端,4# RAM芯片的片选端,采用部分译码方式：,每个存储器芯片的地址空间,A19 A18 A17=000时 #1: 04000H047FFH #2: 04800H04FFFH #3: 05000H05700H #4: 05800H05FFFH A19 A18 A17=001时 #1: 24000H247FFH #2: 24800H24FFFH #3: 25000H25700H #4: 2580
10、0H25FFFH 芯片地址有重叠,举例（4）,要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。 要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？ 偶地址和奇地址存储体的选择 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围,芯片数目及片内寻址,对ROM芯片2732（4K8），8K字用_片组成；片内用_根地址线_ 对RAM芯片6264（8K8），8K字用_ 片组成；片内用_
11、根地址线_A0用来作为奇偶存储体的选择信号，不参与片内寻址！,4,12,A1A12,A1A13,2,13,片间寻址地址线的分配,74LS138的输入端C、B、A分别连接地址线A16A14，控制端G1、G2A、G2B分别连接M/IO和A17、A18 74LS138译码器输出Y0、Y1完成ROM和RAM芯片的选择 由于ROM和RAM芯片容量不同，ROM为4K8，需要12根地址线，RAM为8K8，需要13根地址线；因此A13和Y0输出进行二次译码，来选择两组ROM芯片，这样可以保证存储器地址的连续,偶地址和奇地址存储体的选择,A0和BHE分别选择偶地址和奇地址存储体； 若A0=0选中偶地址存储体，即
12、连接到数据总线的低8位；若BHE=0选中奇地址存储体，即连接到数据总线的高8位；若A0和BHE均为0，两个存储体全选中，读/写一个字,字、字节读写逻辑,奇地址字的读取,RAM存储器低8位和高8位的选择,对于第一个RAM芯片6264，由于它有两个片选端CE1和CE2，因此CE1连到74LS138的Y1，CE2连到A0，作为偶地址存储体； 对于第二个RAM芯片6264，CE1直接连到74LS138的Y1，CE2连到BHE，作为奇地址存储体；,ROM存储器低8位和高8位的选择,74LS138与A13的译码输出有两个信号，分别选择两个ROM字存储体； 将A0和BHE再与这两个信号进行二次译码，译出四个
13、信号，分别选择两个字存储体中的低位字节和高位字节。,二次译码电路图,图5-17 12732芯片,图5-17 22732芯片,第229页,CS1和CS3选择的是偶地址存储体 CS2和CS4选择的是奇地址存储体,控制信号的连接,ROM芯片的OE信号连到RD信号，完成数据的读出 RAM芯片的OE信号连到RD信号，完成数据的读出；WE信号连到WR信号，完成数据的写入 M/IO为高电平选择存储器，已连到74LS138的G1端 A0和BHE的连接已呈现于上面的二次译码图,每个芯片的地址范围,1#: ROM 00000H01FFFH 2#: ROM 02000H03FFFH 3#: RAM 04000H07
14、FFFH 以上每个地址范围又分成奇地址和偶地址两部分。,举例（5）,已知：ROM芯片2732(4K8)，RAM芯片4118(1K 8)，3-8译码器74LS138。用这些芯片设计一个存储器系统，使ROM的存储空间为12K字节，地址范围为0000H2FFFH；RAM的存储空间为2K字节，地址范围为6000H67FFH。 要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 根据给出的地址范围，用于片间寻址时，地址线的分配及如何译码？ 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图,逻辑电路图,存储器空间的分配和使用,
15、640KB的限制 x86系列计算机的寻址能力 操作系统工作模式：实模式、保护模式和虚拟86模式 IBM PC/XT机中的存储器空间分配 IBM PC/AT机中的存储器空间分配 PC机中存储器的使用,640KB的限制,以前的16位或32位微型计算机，大都以MS-DOS作为操作系统，而最早设计时，由于存储器芯片价格昂贵，以及软件对内存要求不高，设计主存储器为640KB。 随着大型软件系统出现，多道程序要求允许不同程序同时存取，需要大量存储空间，640KB的限制成了计算机的致命伤。,86系列计算机的寻址能力,实模式（Real Mode）,8086/8088CPU所采用的工作模式，20条地址线能寻址1
16、M存储空间 寻址方式为： 段地址：偏移地址 存储器的实际地址（物理地址）为： 段地址16偏移地址,保护模式（Protect Mode）,80286以上的CPU利用保护模式的寻址方式，能够访问整个存储器地址空间 寻址方式： 选择器：偏移地址 存储器地址的转换（对80386） 由段管理部件把16位选择器变成了32位段起始地址（基地址），再由32位起始地址同逻辑地址中指定的偏移量相加，就得到实际的物理地址。,虚拟86模式（Virtual 86 Mode）,80386以上才有这种模式，是保护模式的一种子模式 V86模式可同时提供多个8086实模式的存储空间，又有保护功能，存储器的运行和控制是在进入保护
17、模式后由程序来切换的。,IBM PC/XT机中的存储器空间分配,IBM PC/XT机采用8088CPU，可以寻址1M的存储空间，但DOS只能管理640K，剩下的384K作为上位存储器（UMB） 见右面的图示,IBM PC/AT机中的存储器空间分配,IBM PC/AT机使用80286以上的CPU 80286有两种工作模式实模式和保护模式 在实模式下当A200同 8086CPU 在实模式下当A201，允许访问1MB以上64KB的地址空间高位存储区（HMA） 保护模式下，80286可以访问16MB的地址空间，1MB以上的地址空间称为扩展存储区（XMS）,PC机中存储器的使用,主存储器（Convent
18、ional Memory） 上位存储器（Upper Memory） 扩展存储器（Extended Memory） 高位存储器（High Memory Area） 扩充存储器（Expanded Memory） 五种存储器的关系,主存储器,640KB 主存储器,上位存储器,扩展存储器,扩展存储器是640KB以上的存储器（不包括内存保留区） DOS的寻址能力为1MB的存储空间，是指640KB和384KB的内存保留区 1MB的存储器，是指PC机主板上实际拥有的1MB的RAM，实际地址是0KB640KB（主存储器）和1024KB1408KB（扩展存储器）；大于1MB的存储器，扣除640KB的主存储器，剩下的就是扩展存储器（不包括内存保留区）,高位存储器,扩展存储器中位于1024KB1088KB的64KB的存储区，称为高位内存区。 在CONFIG.SYS中设置了HIMEM.SYS后，可将DOS核心载入高位内存区，节省主存储器空间,扩充存储器,8086只能寻址1MB，为补充内存的不足，设计了内存扩充卡，按照扩充存储器规范（EMS），用扩充存储器管理程序（EMM）来管理。 按此规范管理的扩充存储器称为EMS.,五种存储器的关系,作业,第237238页 第1、8、12、13题 其中第12、13题要写出详细的解题过程，并画出逻辑电路图。,
