1、1数字电路课程设计设计报告题 目：数字电子钟逻辑电路设计 班 级: 电子工程 姓 名: XXXXXXXXXXXXXXXX 指导教师: XXXXXXX 2012 年 12 月2摘 要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计数字电子钟逻辑电路。 数字钟是一个将“周” 、 “ 时”、 “分” 、 “秒”显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 6 日 23 时 59 分 59 秒，另外应有校时功能和、报时、整体清零等附加功能。其主干电路系统由秒信号发生器
2、、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。关键词 分频 计数 译码 校时 报时 3数字电子钟逻辑电路设计一、 设计目的数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。通过设计与实验调试，了解数字电子钟逻辑电路设计的方法，进一步理解设计方案与设计理念，扩展设计思路与视野。数字电子钟的电路组成方框图如图 1.1 所示。显 示 器译 码 器7 进 制 周计 数 器显 示 器译 码 器2 4 进
3、制 时计 数 器显 示 器译 码 器6 0 进 制 分计 数 器显 示 器译 码 器6 0 进 制 秒计 数 器日 校分 校时 校秒 校单 次 或 连 续 脉 冲 晶 体 振 荡 器 分 频 器1 H z图 1.1 数字电子钟框图由图 1.1 可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：1. 由晶振电路产生 1Hz 标准秒信号。42. 秒、分为 0059 六十进制计数器。3. 时
4、为 0023 二十四进制计数器。4. 周显示从 1日为七进制计数器。5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz ） ，整点时再呜叫一次高音（1000Hz） 。注：不能借助单片机或专用芯片！三、总体方案选择的论证实现数字电子钟显示时间的方案有多种，如：（1） 用继电器改变运算放大器的反馈网络；（2） 用模拟开关来控制运算放大器的反馈网络；（3） 用数模转换器（D/A）的电阻网络来改变增益。方案对比：方案一：本次设计考虑到使实验器材尽量
5、可以在市场上及时的买到以及节省不必要的实验器材，最终考虑使用方案二模拟开关来控制运算放大器的反馈网络来实现实现程控放大器。方案框图如下：方案二：5 简要原理：用模拟开关来控制运算放大器的反馈网络来设计程控放大器。通过对微动开关的闭合和断开，由 CC4051 模拟开关控制输出的电阻，作为三运放构成的数据放大器的电阻 Rg，构成程控放大器，改变 Rg 的值可以对输入的信号进行相应的放大。 优缺点：6优点：该种方案的电路相对于其他两种方案的电路来说，电路结构较为简单，原理容易理解，使用器件较少，而且使用起来也十分方便。缺点：如果电路器件选择不当，可能造成电路无法达到设计的要求，即增益无法达到 60d
6、B 或者当增益为 40dB 时，3dB 带宽40kHz。 所选方案的理由：电路简单，使用器件少，可在实验室内操作，焊接起来较 为方便，调试较为简单，符合课程设计的原则。使用方案框图：4、单元电路的设计1、单元电路的设计根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。1) 秒脉冲信号电路的设计：如上图所示，使用晶体振荡器发出的脉冲进过整形分频并通过 Q14 端输出后（此时输出 2Hz 信号）再次经 D 触发器分频来获得 1Hz 的秒脉冲信号。(2.电子钟主体计数电路设计：秒分时日计数单元输出均为 8421BCD 码，采用了 74LS161 来实现计数单元7的计数功能，7
7、4LS161 可以进行置数和清零。A、秒、分 60 进制电路设计秒、分 60 进制计数器都是显示 00-59 数字信号，如上图所示，从左到右依次为低位、高位片，低位为 0-9 十进制计数器，高位为 0-5 六进制计数器。秒分计数器的低位计数单元为 10 进制计数器，无需进行进制转换，当Q3Q2Q1Q0 变成 1001 时，通过与非门把它的送数端置 0，则计数器跳过 1010 状态，下一时刻又从 0000 开始，如此重复。秒分计数器的高位计数单元为 6 进制计数器，当 Q3Q2Q1Q0 变成 0110 时，通过与非门把它的清零端置 0，计数器被置 0，跳过了 01101111 状态，又从 000
8、0 状态开始，如此重复。低位和高位计数器级联便可以实现 60 进制计数器的功能，秒计数器低位的Q3 取非后为高位输出时钟信号，而高位的 Q2 取非后为分计数器的低位输出时钟信号。同理，分计数器低位 Q3 取非为高位提供时钟信号，高位 Q2 取非后提供给时计数器时钟信号。B、时 24 进制电路设计8时 24 进制计数器显示 00-23 数字信号，如上图所示，从左到右依次为低位、高位片，低位为 0-9 十进制计数器，高位为 0-3 四进制计数器。时计数器的低位计数单元为 10 进制计数器，无需进行进制转换，当Q3Q2Q1Q0 变成 1001 时，通过与非门把它的送数端置 0，则计数器跳过 1010
9、 状态，下一时刻又从 0000 开始，如此重复。时计数器的高位计数单元为 4 进制计数器，当 Q3Q2Q1Q0 变成 0100 时，通过与非门把它的清零端置 0，计数器被置 0，跳过了 01011010 状态，又从0000 状态开始，如此重复低位和高位计数器级联便可以实现 24 进制计数器的功能，分计数器低位的Q3 取非后为高位输出时钟信号，而高位的 Q1 取非后为日计数器输出时钟信号。但是，此时的级联并不能实现 00-23 的输出，相反，它是 40 进制，此时需要将低位的 Q2 和高位的 Q1 进行与非，同时将高位和低位清零，从而实现 24 进制。B、日 7 进制电路设计9日 7 进制计数器
10、显示 0-6 数字信号，如上图所示。日计数器需要进行 10 进制到 7 进制的进制转换，当 Q3Q2Q1Q0 变成 0110 时，通过与非门把它的送数端置 0，则计数器跳过 0111-1010 状态，下一时刻又从0000 开始，如此重复，从而实现 7 进制的转换。3、译码显示电路设计本设计使用 CD4511 共阴极数码驱动芯片对数码管进行驱动，根据数码管驱动功能表：10设计了如下的译码驱动电路：A、上图为时分秒电路译码显示。B、上图为日显示译码部分电路。只需要将 CD4511 的 D0-3 端与对应的计数器 Q0-3端口连接即可。4、校时电路设计在数字电子钟开机时，由于时分秒日均为任意值，为了
11、显示正确，就需要进11行调整，将时间显示校正为正确的时间。并且此次设计要求要对时分秒日 4 部分可进行单独校正，由于电路输入秒脉冲信号为 1Hz，校正速度较慢，所以引入了更高频率的脉冲信号进入电路中（只需要引入 CD4060 的不同输出端输出信号即可） ，进行手动校正。上图为日计数部分手动校正电路，时分秒部分同理。5、整点报时电路设计要求: 当计数到整点前 6 秒时，电路开始准备报时。如上图所示，当分计时到 59 时，将分触发器 QH（左）置 1，而等到秒计数12器到 54 时，将秒触发器 Q1（右）置 1，然后通过 Q1 和 QH 相与之后再和 1S 标准信号相与而去控制低音喇叭鸣叫，直到
12、59 秒时产生一个复位信号，使 Q1 清零，停止低音鸣叫，同时 59 秒信号取反与 QH 相与后控制高音喇叭鸣叫。当计时到分，秒从 59：59-00：00 时，鸣叫结束，完成整点报时。附：鸣叫电路设计鸣叫电路由高低两种频率通过或门去驱动一个三极管，从而带动喇叭鸣叫。1Hz 和 500Hz 从晶振分频器近似获得，CD4060 分频器的输出端 Q5 和 Q6 的输出频率分别为 1024Hz 和 512Hz。电路设计如下图所示：2、绘出总体电路图(详见附录一)四、电路的组装与调试1、使用主要仪器、仪表。应列出名称、型号、生产厂家和生产日期等；数字电路实验箱数字万用表2、实物调试过程：13七、所用元器
13、件的编号列表序号 符号与编号 名称 数量 规格说明1 无 万用电路板 22 Y 32768Hz 晶振 13 U4060 CD4060 1 集成电路4 U74 74HC74 1 集成电路5 U(1)-U(7) 74HC161 7 集成电路6 U01-U06 CD4511 7 集成电路7 YF11- YF41 74HC00 2 集成电路8 F1 74HC04 2 集成电路9 YF1-3 74LS20 1 集成电路10 C1,C2 20P 电容 2 11 R 20M 欧电阻 112 U2,U3，U4 两位 LED 共阴显示器 3 0.56 英寸，18 个引脚的13 U1 单位 LED 共阴显示器 1
14、 0.56 英寸，10 个引脚的14 无 16 脚管座 15 DIP 封装15 无 14 脚管座 5 DIP 封装16 S1-S7 一常开一常闭 按键 7 不带自锁的17 无 导线 若干18 无 面包板 319 无 硬导线 若干20 B 蜂鸣器 121 Q 三极管 8050 122 R1 电阻 1k 123 Y1-Y5 74LS08 2 集成电路24 H 74LS32 1 集成电路14附一： CD4060（1） 功能概述。CD4060 由一振荡器和 14 级二进制串行计数器位组成，振荡器的结构可以是 RC 或晶振电路，CR 为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。
15、在 CP1(和 CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。（2） 电气参数。Recommended Operating Conditions 建议操作条件： Supply Voltage 电源电压(VDD) +3V to +15V Input Voltage 输入电压 (VIN) 0V to VDD Operating Temperature Range 工作温度范围 (TA) -40 to +85 （3） 管脚图。附二： 74HC74（1） 功能概述：74HC74 是一个高速硅栅 CMOS 器件 ，其引脚与低功耗肖特基 TTL 兼容 （
16、输入通道） 。 该 74HC74 是双正边沿触发，D 型 触发器与（D）输入，时钟（CP ）的输入个人资料， 集（SD ）和复位（RD）的投入; 也互补 Q 和 Q 输出。 设定和复位是异步积极投入低并能独立工作的时钟输入。信息 输入的数据传送到 Q 输出的 低到高的时钟脉冲过渡。 D 的投入必须是稳定的一个设定时间之前低到高时钟转换为可预知的操作。施密特触发器的时钟输入操作，使电路高度耐慢时钟上升和下降时间15（2） 电气参数（3） 管脚图附三： 74HC161（ 1） 功 能 概 述 。 74HC161 是 常 用 的 四 位 二 进 制 可 预 置 的 同 步 加 法 计 数 器 ， 他
17、 可 以灵 活 的 运 用 在 各 种 数 字 电 路 ， 以 及 单 片 机 系 统 种 实 现 分 频 器 等 很 多 重 要 的 功 能 。一 片 74HC161 可 以 组 成 16 进 制 以 下 的 任 意 进 制 分 频 器 。（ 2） 电 气 参 数 。16（ 3） 管 脚 图 。附四：C D4511（ 1） 功 能 概 述 。 CD4511 是 一 个 用 于 驱 动 共 阴 极 LED （ 数 码 管 ） 显 示 器 的 BCD 码 七 段 码 译 码 器 ， 特 点 ： 具 有 BCD 转 换 、 消 隐 和 锁 存 控 制 、 七 段 译 码及 驱 动 功 能 的 CM
18、OS 电 路 能 提 供 较 大 的 拉 电 流 。 可 直 接 驱 动 LED 显 示 器 。（ 2） 电 气 参 数 。17（ 3） 管 脚 图 。附五： 74HC00（ 1） 功 能 概 述 。（ 2） 电 气 参 数 。（ 3） 管 脚 图 。18附六： 74HC04（ 1） 功 能 概 述 。（ 2） 电 气 参 数 。（ 3） 管 脚 图 。附七： 74HC08（ 1） 功 能 概 述（ 2） 电 气 参 数（ 3） 管 脚 图附八： 74HC32（ 1） 功 能 概 述（ 2） 电 气 参 数（ 3） 管 脚 图19附九： 74HC20（ 1） 功 能 概 述（ 2） 电 气 参 数（ 3） 管 脚 图七、设计收获体会：通过本实验的关于程控放大器工作原理分析及其设计安装与调试，加深了我对程控放大器工作原理的理解，同时对线性电子线路的理论与实践应用知识有了新的认识，并且提高基本的实验技能与试验分析技巧，提高运用理论知识解决实际问题的能力。在实验过程中，通过选取元件、确定电路形式、以及计算等等，提高我的实践动手操作能力，同时通过调试来发现自己的错误并分析及排除这些故障。20八、致谢九、参考文献1、阎石，数字电子技术基础（第五版） ，高等教育出版社，2006 年 5 月第五版2、百度百科：http:/3、21IC 电子网：http:/
