1、南京信息工程大学2013-2014学年二学期数字电子技术基础期末考试试卷(A 卷)班级:_学号:_姓名:_得分:_题号 一 二 三 四 五 六 七 八 九 十 成绩 复核得分 阅卷 题目部分，(卷面共有 16题,100 分,各大题标有题量和总分)一、解答题(16 小题,共 100分)1在图电路中，若两个移位寄存器中的原始数据分别为 A3 A2 A1 A01001，B 3 B2 B1 B00011，试问经过 4个 CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？2由 D触发器构成的 3位环扭型计数器电路如图所示，电路不能自启动，合理修改反馈逻辑，使电路能自启动。画出修改后的电路及状
2、态转换图。3电路如图所示，假设初状态 Q2Q1Q0=000。（1）试分析由 FF1和 FF0构成的是几进制计数器。（2）说明整个电路为几进制计数器。画出完整的状态转换图和 CP作用下的波形图。4电路如图所示，其中 74LS93为 28分频异步 216进制加法计数器，当R0（1）= R0（2）=1 时，将计数器清零，问：（1）由 555定时器构成的是什么电路？输出 uO的频率是多少（图中RA=RB=10k，C=01F）？（2）由 74LS93构成的是几进制计数器，画出其完整的状态转换图。（3）74LS93 之 QD端的输出信号的频率是多少。（4）虚线框内电路的名称是什么？简要说明它所起的作用。5
3、分析图的计数器电路，说明这是多少进制的计数器。十进制计数器 74160的功能表见表 5.3.4。6电路如图所示,假设初始状态 QaQbQc=000。（1）写出驱动方程、列出状态转换表、画出完整的状态转换图。（2）试分析由 FFa、FFb 和 FFc构成的是几进制的计数器。（3）画出 CP作用下 Qa、 、Qb、 Qc 的波形图。7试用负边沿 D触发器组成 4位二进制异步加法计数器，画出逻辑图。874LS161 芯片接成图所示电路。试分析电路的计数长度为多少，画出相应的状态转换图。说明电路能否自启动。9图是一个 82位 ROM，A2、A1、A0 为地址输入，D1、D0 为数据输出。问：（1）图中
4、 U1完成什么功能？ （2）写出 D1和 D0的逻辑表达式。（3）说明整个电路的逻辑功能。10试分析图的计数器在 M=1和 M=0时各为几进制。11 （1）选用 CC7555型集成定时器设计一个要求产生 20S延时时间的脉冲电路，其电路参数为 VDD=5V，V OL=0V，R=91k；（2）如果 VOL=0.2V，试用上述参数求此时的输出脉宽。12图是用两个集成电路单稳态触发电器 74121所组成的脉冲变换电路，外接电阻和外接电容的参数如图所示。试计算在输入触发信号 作用下 、 输出脉冲的宽度，并画出与 波形相对应的 、 的电压波形。 的波形如图中所示。13图中 74LS161为 216进制加
5、法计数器，其进位允许端RC=QAQBQCQDT，AD6524 为 8位 D/A转换器，当 D7=1，其他各位均为“0”时，uo=-4V,时钟 CP的频率为 10kHZ。（1）计数器初态为 QAQBQCQD=0110，画出计数器 74LS161的状态转换图。（2）计算 uo的频率及uo的最大值和最小值。（3）保证 uo频率不变的前提下，为使uo的最小值变为 1.5V，最大值变为6V，问应如何改变 74LS161的接法来实现？14在选择采样-保持电路外接电容器的容量大小时应考虑哪些因素？15图是一个 164位的 ROM，A 3、A 2、A 1、A 0为地址输入，D 3、D 2、D 1、D 0是数据
6、输出，若将 D3、D 2、D 1、D 0视为 A3、A 2、A 1、A 0的逻辑函数，试写出D3、D 2、D 1、D 0的逻辑函数式。16用一片 2568位的 RAM产生如下一组组合逻辑函数列出 ROM的数据表，画出电路的连接图，标明各输入变量与输出函数的接线端。南京信息工程大学2013-2014学年二学期数字电子技术基础期末考试试卷(A 卷)答案部分，(卷面共有 16题,100.0 分,各大题标有题量和总分)一、解答题(16 小题,共 100分)1经过四个时钟信号作用以后，两个寄存器里的数据分别为：A 3 A2 A1 A01100，B 3B2 B1 B00000。这是一个四位串行加法计数器。
7、2 对题图进行分析，可得到下图所示的状态转换图，电路不能自启动。若将无效循环的环打开，使其中的状态码有 1个在 CP作用下能进入到有效状态的循环圈中，则电路就能够自启动了。本例中修改 101的下一个状态，使之变为 110，则可设计出新的反馈逻辑式，其具体的设计步骤如下：（1）画经过修改次态后电路的 Qn+1的卡诺图。有效循环状态及相应的次态不变，无效状态 010的次态不变，101 的次态修改为 110，画出的卡诺图如下图所示。（2）化简 Qn+1的卡诺图，可得出修改后的驱动方程，分别为(3) 画逻辑图（略） 。（4）检查电路的自启动情况，画完整的状态转换图，如图所示。3 （1）由 FF1和 F
8、F0构成的是三进制加法计数器。（2）整个电路为六进制计数器。完整的状态转换图和 CP作用下的波形图如图所示。4解（1）555 定时器构成的电路为多谐振荡器，输出 uO的频率为（2）由 74LS93构成的计数器是十进制加法计数器，完整的状态转换图如图所示。（3） 。（4）虚线框内电路是基本 RS触发器，其作用是使清零可靠。5题图电路为七进制计数器。计数顺序是 39 循环。6解 (1) 写出驱动方程Ja=Ka=1Jb=Kb=写出状态方程状态转换表如表所列。完整的状态转换图如图所示。（2）该电路为同步六进制加法计数器。（3）QaQbQc 的波形图略。7逻辑图如图解所示。8计算长度为 99 （1）地址
9、译码器 （2）D1=m(1,2,4,7),D0=m (3,5,6,7) (3)全加器10 M=1 时为六进制计数器，M=0 时为八进制计数器。11解： (1) T w1.1RC (2) 12 、 输出脉冲的宽度 TW1、T W2分别为TW1 = 0.69221030.1310-6s2msTW2 = 0.69111030.1310-6s1ms、 的波形如图所示。13解（1）计数器初态为 QAQBQCQD=0110，计数器 74LS161的状态转换图如图所示。（2） （3）74LS161 的接法如图所示。14采样-保持电路的外接电容器的容量大小取决于采样频率及充电回路电阻值，采样频率越高，回路电阻
10、越大，电容量应越小。1516将函数化为最小项之和形式后得到将 ROM地址的高四位接 0，将 A、B、C、D 接至低四位地址输入端，取D5 D0作为 Y1Y6输出。电路连接如图所示。ROM 的数据表低四位地址 数据输出端 低四位地址 数据输出端A3 A2 A1 A0(A B C D）DD5D4D3D2 D1 D0(Y1Y2Y3 Y4Y5 Y6）A3 A2 A1 A0(A B C D）DD5D4D3D2 D1 D0(Y1Y2Y3 Y4Y5 Y6）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1 0 1 0 10 1 0 1 0
11、 00 1 0 1 0 01 1 0 0 0 00 1 0 1 0 00 0 0 0 0 01 1 0 0 0 01 0 1 0 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 0 1 0 01 1 0 0 0 00 0 0 0 0 01 0 1 0 0 01 1 0 0 0 01 0 1 0 0 01 0 1 0 0 01 0 1 0 1 0试卷指标统计数据总题量 总分值16 100章节编码 题量 分值 章节说明06 10 46 时序逻辑电路07 2 23 脉冲产生与整形电路08 2 6 数模与模数转换器09 2 25 半导体存储器难度编码 题量 分值 难度说明1 5 22 易2 11 78 中题型编码 题量 分值 题型说明06 16 100 解答题
