1、BP3339 系统应用指南 12017.7.3目录 芯片介绍 典型应用 基本原理 设计指南 应用注意事项 2BP3339是一款用于 LED照明的单级 PFC原边恒流控制器；无需任何次级反馈电路， 得以实现低成本； 它采用 准谐振模式来驱动 MOSFET， 得以实现高效率 。BP3339采用 恒定 Ton控制方式 ， 内置 THD补偿线路 ， 实现了高功率因数和低谐波 。BP3339内置高压启动 JFET， 可实现 快速启动 。 此外 ， BP3339还具有良好的线性调整率和负载调整率 ， 并提供全面的保护功能 。芯片介绍IC型号应用拓扑Flyback或 Buck-BoostBP3339 80W
2、90Vac305V 3C O M PF BC SV C CG N DN CG A T EH VBP3339XXXXXYWWXYY 4典型应用BP3339非隔离单绕组 Buck-Boost电路原理图A CB P 3 3 3 9C SN CC O M PG A T EG N DF BH VV C C36457128A CB P 3 3 3 9N CC SC O M PG A T EG N DF BH VV C C63457128典型应用BP3339浮地双绕组反激电路原理图 5输入： 90Vac305Vac输出： 40V/2A效率： 90% 220VacPF： 0.95THD： 90% 220Vac
3、PF： 0.95THD： 15%1. 功率因素校正原理基本原理 7BP3339 采用固定 Ton的峰值电流控制模式，电感电流为边界连续导通模式（ BCM）。在输入电压有效值不变的情况下，在整个工频周期内 Ton保持不变，原边峰值电流和副边峰值电流包络都为正弦波。原边电流的波形为断续的锯齿波，经输入滤波器滤除高频分量后，其平均电流为近似正弦的波形。基本原理 8未加 THD补偿功能的单级 Flyback APFC电路，其 PF和 THD跟副边反射电压与输入电压峰值之比，即 Kv=(Nps*Vo)/Vin_pk有关。 Kv越大， PF越高， THD越低。 PF和THD与 Kv的关系见右图和下式。 而
4、 BP3339内置 THD补偿优化电路， Kv对 PF和 THD影响不大。2. PF和 THD计算V c s 采 样 保 持M O S 关 断 时 刻退 磁 检 测 时 刻高 频滤 波V R E F基本原理 93. 原边恒流原理至比较器产生固定 Ton 平均化积分芯片内部采集 VCS峰值，并根据 MOS开通和变压器退磁时刻的检测，将原边电流波形转换成跟副边电流有关的波形，经过高频滤波、误差放大和积分，再与芯片内部的锯齿波进行比较，产生固定 Ton。G 104. 输出电流计算基本原理TTIRV d e m a gp k pcsREF TTII d e m a gp k sout 21psp ks
5、p kp NII csREFpsout RVNI 21其中 Ipkp、 Ipks分别为变压器原边和副边的峰值电流， Nps为变压器原副边匝比。 RCS为采样电阻值， VREF为芯片内部参考电压。 T为开关周期， Tdemag为退磁时间。 11HV引脚用于高压启动，内部为耐压 700V的 JFET。当电源接通后， HV引脚会以约 4.5mA的电流对 VCC电容充电。当 VCC电容上的电压达到 VCC_ON以后， JFET停止充电；当 VCC电容上的电压掉到 VCC_UVLO以后， JFET又重新开始对 VCC电容充电。为避免在雷击测试时因电压浪涌击穿 HV引脚，建议在 HV引脚串联一颗 10k的
6、 RHV电阻，特别是浮地驱动的双绕组反激电路。设计指南1. HV引脚设计H V至 整 流 桥后 C B B 电 容BP3339RH V 12设计指南2. VCC引脚设计Cvcc电容通常取 4.7uF22uF电解电容。 Cvcc的选择需考虑两个因素： Cvcc电容不能过小，否则驱动器可能无法启动或者需要多次启动。带载功率大、MOSFET Qg大的驱动器，往往需要较大的 Cvcc电容。 Cvcc电容也不能过大，否则快速开关机时 VCC的复位时间会较长。电源断电后BP3339检测不到退磁信号，进入 Fault状态，芯片内部通过 42uA的电流源对 Vcc进行放电复位。当 Vcc电压低于 VCC_UV
7、LO后才进行重启。若 Cvcc过大，需要并联电阻 Rvcc。 快速开关机时 Vcc的复位时间 TRST可按下式预估。C v c cV C CBP3339R v c c其中 VCC_CLAMP=15V, VCC_UVLO=7.5V Idisch=42uAVCCVCCdi s chVCCCL AMPCCdi s chVCCUVLOCCRS T CRIRVIRVT )ln(_ 13设计指南2. VCC引脚设计（续）典型的 VCC启动波形如右图所示 。其中 TCHARGE和 TRST主要跟CVCC、 RVCC有关 。下表列出了几种 VCC电容 /电阻组合对应的时间（为最恶劣情况 90V/50Hz输入）
8、。CVCC RVCC TCHARGE TRST4.7uF 无 17ms 1160ms4.7uF 220k 17ms 500ms10uF 100k 36ms 640ms15uF 82k 55ms 830ms22uF 68k 80ms 1050msV C CtTC H A R G EVC C _ O NTR S T开 机 关 机 二 次 开 机VC C _ U V L OTC H A R G E 14设计指南2. VCC引脚设计（续）VCC供电的线路一般有两种。对于负载范围为 2倍左右的设计，可以采用图 1的接法。如果负载范围更宽，超过 2.5倍，建议按照图 2的设计。V C CBP3339图
9、1图 2V C CBP 15设计指南3. CS引脚设计CS引脚主要采样变压器原边的峰值电流。因 BP3339的 CS引脚内置消隐电路，一般不需要再做 RC滤波。 为防止高温降电流，建议选择温度系数好的采样电阻。CS电阻的取值跟变压器原副边匝比 Nps和输出电流 Iout有关，具体计算公式如下： ou tREFpscs IVNR 21其中 VREF=200mV。为改善线性调整率，一般需要在 CS引脚串接一 颗 补偿 电阻 RC，阻值从 0-2k。 2k对应的补偿量约 20mV。一般情况下，输出电流越大，所需的线补电阻越大。B P 3 3 3 9C SRCRC S4. COMP引脚设计 16设计指
10、南COMP引脚与地之间连接一颗 0805瓷片电容 CCOMP，用作内部误差放大器（跨导）的补偿环路。 CCOMP的容值取 1uF一般能够较好地兼容 THD和动态特性。如果需要进一步改善高压输入时的 THD，可将 CCOMP容值增加到 2.2uF及以上，但会影响动态特性。在启动时，当 VCC电压充至 VCC_ON以后，芯片开始工作， Ton约 6us左右。此时COMP引脚的电压被拉高至固定电平 VCOMP_INIT，且不受跨导放大器影响。C O M PV R E F原 边 电 流计 算 模 块B P 3 3 3 9CC O M P当输出电压升高至一定值以后，芯片进入闭环工作，输出电流平缓上升，
11、COMP电平受跨导放大器影响。设计指南5. FB引脚设计FB引脚的功能有：退磁检测、过压保护、短路保护、输入电压检测（线电压补偿）FB引脚典型的外围电路接法如右下图所示。一般情况下，不需要外接 CFB电容，除非变压器漏感较大，或者 FB走线太长，可能需要外接 2.2pF-10pF的贴片电容。B P 3 3 3 9F BRF B LRF B HCF BRFBH的选取原则：按照 THD优化原则，假设最高额定输入电压为Virms_max，辅助绕组和主绕组匝比 Nap，则RFBH的计算公式如下：ANVR apirmsFBH4202 m ax_ 设计指南RFBL的选取原则：RFBL按照输出 VOVP电压
12、选取。假设辅助绕组与输出绕组的匝比为 Nas，则 RFBL的计算公式如下：B P 3 3 3 9F BRF B LRF B HCF BFBHasOVPFBL RVNVVR 5.15.1为了更方便设置 OVP，有时可将 RFBL拆成 2颗电阻进行并联。5. FB引脚设计（续）设计指南6. GATE引脚设计GATE引脚的输出高电平为 VCC电压。典型的 Gate驱动电路接法如右下图所示。为改善线性调整率， RG1越小越好 。 RG2的取值主要需要关注 MOSFET开通时的米勒平台时间，建议控制在 300ns以内比较合适。另外， RG2大些，对抑制副边二极管的电压尖峰也有利，因此需要折中考虑。B P
13、 3 3 3 9RG 1G A T ERC SD g a t eRG 220应用注意事项1. THD优化低压输入时 Flyback APFC的 THD一般都能 10%。对于高压输入而言，影响 THD的因素以及采取的对策主要有： 输入电流波形非正弦 通过 BP3339内置的 THD补偿 ，主要优化输入电流波形，使之更正弦。主要措施是 调整 RFBH电阻 。 输入 X电容和整流桥后 CBB电容导致的输入电流前倾 减小 CBB电容 整流桥后 CBB电容导致的输入电流死区 减小 CBB电容 闭环反馈回路带宽对 THD的影响 增大 COMP电容21应用注意事项2. 线性调整率原边反馈方案都存在线性调整率
14、问题。产生线性调整率的根源在于 MOSFET关断延时导致 VCS峰值采样值存在误差。输入电压越高，输出电流越大。线性调整率补偿的策略是通过 FB引脚检测输入电压，产生与之成正比的电流，通过在 CS引脚 的补偿电阻 RC上产生补偿分量 VCS，去补偿 MOSFET关断延时的影响。因此， Qg越小，门极关断电阻 RG1越小，线性调整率越好 。线性调整率主要关注额定电压下的输出电流，例如 120V、 220V、 277V。线性调整率补偿跟 THD补偿会有相互影响，需要反复多次取最佳值。相同条件下，增大电感量，降低工作频率，也有助于改善线性调整率。3. 负载调整率原边反馈方案一般也会有负载调整率的问题
15、。产生负载调整率问题的根源在于芯片检测到的变压器退磁时刻滞后于副边二极管续流到零的时刻。 BP3339内部对这部分误差也进行了补偿，因此具有良好的负载调整率。 223. OVP电压设置应用注意事项OVP电压设置得较高，有助于避免误触发 OVP保护，但是也有可能因误触发短路保护导致多次启动现象，特别是在输出电解电容特别大的情况下。启动时，如果在 100个开关周期以后输出电压仍未达到一定的值， BP3339认为输出被短路，开始对 VCC进行放电，进入短路保护模式。因此，一般建议 OVP电压比正常带载电压高 15-25%左右比较合适。4. 空载损耗BP3339内置 JFET高压启动功能，因此空载损耗
16、进一步降低。空载时， BP3339进入打嗝模式，延长 VCC复位时间，即前述的 TRST，有助于降低损耗。经过优化后，BP3339的空载损耗（高压输入）能够控制在 350mW以内。 23应用注意事项5. 过温保护BP3339在结温达到温度调节点 TREG后，先进行降电流动作，此时输出电流开始下降。若温度进一步升高，达到 TREG+10 以后，芯片停止工作，该时刻的输出电流约为正常输出电流的 1/3。此后，当芯片温度降低到 TREG-10 以后， BP3339重新开始工作。 24应用注意事项6. PCB布板 芯片背面 PCB正上方禁止放置变压器或者 TO220封装 MOSFET及其散热器，否则可能影响芯片正常工作，或者保护功能异常。 CS引脚 的补偿电阻 RC应尽可能靠近芯片引脚，并且远离 GATE等存在较高 di/dt的走线。 FB引脚的采样电阻应尽量靠近芯片引脚，避免过长，否则可能影响退磁检测或导致 OVP保护误动作。 COMP电容靠近 IC放置。 芯片地接到 CS采样电阻地。 CS采样电阻地与整流桥后 CBB电容的地应尽量短。Thanks！这就是创新！Application http:/ 25
