1、艾懋电子科技有限公司Libero Soc 11.2 使用手册- SOC 系列使用手册作者：李达艾懋电子科技有限公司目 录1、参考例程 . 31.1 概述 31.2 适用范围 31.2.1 适用的 Actel 器件系列 . 31.3 FPGA 系列（包含硬 ARM系列） 31.3.1 新建项目 . 31.3.2 新建一个 HDL文件 : 51.3.3 生成 HDL文件名字 . 61.3.4 编译 . 81.3.5 建立 smartdesign. 10 1.3.6 配置时钟 11 1.3.6.1 内部时钟 . 11 1.3.6.2 外部时钟 . 13 1.3.7 布局布线 14 1.2.8 编译
2、15 1.3.8 仿真 17 1.3.9 配置 I/O. 23 1.3.9.1 图像分配方式 23 1.3.9.2 代码分配方式 24 1.3.10 硬件下载 . 27 1.3.10.1 烧写到对应的板子上 27 1.3.10.2 输出一些仿真文件 . 27 2、 SmartFusion2 介绍 . 28 2.1 简介 28 2.2 系统框图 . 28 2.3 主要特性描述 . 28 2.3.1 高性能 FPGA逻辑 . 28 2.3.2 MSS(Microcontroller Subsystem 单元 ) . 29 2.3.3 高速内存接口 29 2.3.4 业内最小的封装 29 备注 .
3、30 艾懋电子科技有限公司1、参考例程1.1 概述本参考例程主要讲解 Actel SoC系列 FPGA的配置使用的方法， 文中使用的语言是 Verilog 硬件语言。本篇文档主要讲解如何使用 Libero SoC 11.2开发 SmartFusion2，只是介绍了一些基本的编译、 仿真、 下载， 如有更详细的需求请按邮件地址放送， 需求答案。1.2 适用范围1.2.1 适用的 Actel 器件系列1、 SmartFusion系列2、 SmartFusion2系列3、 IGLOO2系列4、 Fusion系列其他系列请参照另一篇文档。1.3 FPGA 系列（包含硬 ARM 系列）1.3.1 新建项
4、目1、点击工具栏上的 Project - New Project （或者下图红色箭头所指） 会出现下面所示的对话框：艾懋电子科技有限公司2、 Project Enable Block Creation ：可以把你自己写的代码封装成一个 IPcore ，可以用在其他的系列上（一般用不到）Name : 输入项目名称Location: 选择保存路径Prefered HDL type: 选择所使用语言Description ： 可以让你的报告中出现视图的形式（一般用不到）3、 Device Family: 选择好器件系列Die/Package/Speed: 设置硬件的型号 / 封装 / 速度等级Cor
5、e Voltage : 这部分主要根据型号进行核电压的设置，例如 V5内核电压就是1.5V， V2就是 1.2V Ramp Rate (SmartFusion2 only): 电源管理设置，设备启动时间Operating Conditions: 这个是选择芯片的应用等级，例如商业级、工业级System Controller Suspend Mode (SmartFusion2 and IGLOO2 Only): 选上复选框后，系统就会进入休眠模式PLL Supply Voltage (V) (SmartFusion2 and IGLOO2 Only): PLL的电压4、 Design Temp
6、lates and Creators Use Design Tool : 不选择这个复选框，就只是对 FPGA进行设计（ 我们这里不选择 ）System Builder Template (SmartFusion2 Only): 创建高级的系统Microcontroller Subsystem (MSS; SmartFusion2 and SmartFusion): 创建硬件中的 ARM 的系统艾懋电子科技有限公司都设置好后，点 OK 完成工程的建立；进入下一步1.3.2 新建一个 HDL 文件 : 1、第一种方法，菜单栏方式艾懋电子科技有限公司2、第二种方法，点击上面红色箭头所指的部分1.3
7、.3 生成 HDL文件名字在弹出的对话框中选择编译的语言，输入名字：艾懋电子科技有限公司可以开始输入你要实现的功能语言啦！/ / Company: / / File: abc.v / File history: / : : / : : / : : / / Description: / / / / Targeted device: / Author: / / /timescale / module abc( clk,rst,a,a0); input clk,rst; output a,a0; reg a,a0; always (posedge clk) if(!rst) a / / File:
8、test.v / File history: / : : / : : / : : / / Description: / / / / Targeted device: / Author: / / timescale 1ns/100ps module test; parameter SYSCLK_PERIOD = 100; / 10MHz reg SYSCLK; reg NSYSRESET; wire div; wire div1; initial begin SYSCLK = 1b0; NSYSRESET = 1b0; end / 艾懋电子科技有限公司/ Reset Pulse / initia
9、l begin #(SYSCLK_PERIOD * 10 ) NSYSRESET = 1b1; end / / 10MHz Clock Driver / always (SYSCLK) #(SYSCLK_PERIOD / 2.0) SYSCLK = !SYSCLK; / / Instantiate Unit Under Test: abc / abc abc_0 ( / Inputs .clk(SYSCLK), .rst(NSYSRESET), / Outputs .a( div ), .a0( div1 ) / Inouts ); endmodule 4、记住项目的位置选择 run.do ，
10、并设置仿真时间，并保存。艾懋电子科技有限公司5、设置仿真文件选择上面红色框图中命令下的“ Organize Stimulus Files ”，设置之前修改的testbech 为仿真文件6、仿真结果艾懋电子科技有限公司7、仿真时间设置方式艾懋电子科技有限公司设置好仿真时间后，点击上面红色箭头所指的命令进行仿真，退出后分配引脚。1.3.9 配置 I/O 1.3.9.1 图像分配方式1、将 smartdesign 文件置顶艾懋电子科技有限公司2、分配成功后，将其关闭，点击“ Programming File ”生成烧写文件，这种方式已经成功，可以进行程序的下载啦！1.3.9.2 代码分配方式首先请按
11、照上面的步骤分配一下管脚， 按照下面的方式输出参考文件， 进行后续的更改和配置。成功输出文件后， 关闭当前窗口， 回到初始界面， 进行设置， 选择“ Mark as Used”，后续添加后，选择保存进行编译。艾懋电子科技有限公司# Microsemi I/O Physical Design Constraints file # Auto Generated User I/O Constraints file # Version: v11.2 11.2.0.26 # Family: SmartFusion2 , Die: M2S005 , Package: 400 VF # Date gener
12、ated: Thu Dec 12 11:11:26 2013 # # User Locked I/O Bank Settings # # # Unlocked I/O Bank Settings # The I/O Bank Settings can be locked by directly editing this file # or by making changes in the I/O Attribute Editor # # # User Locked I/O settings # set_io a 艾懋电子科技有限公司-pinname A19 -fixed yes -iostd
13、LVCMOS33 -FF_IO_AVAIL No -FF_IO_STATE TRISTATE -OUT_DRIVE 4 -OUT_LOAD 5 -RES_PULL None -DIRECTION OUTPUT set_io a0 -pinname B19 -fixed yes -iostd LVCMOS33 -FF_IO_AVAIL No -FF_IO_STATE TRISTATE -OUT_DRIVE 4 -OUT_LOAD 5 -RES_PULL None -DIRECTION OUTPUT # # Dedicated Peripheral I/O Settings # # # Unloc
14、ked I/O settings # The I/Os in this section are unplaced or placed but are not locked # the other listed attributes have been applied # 艾懋电子科技有限公司1.3.10 硬件下载1.3.10.1 烧写到对应的板子上1.3.10.2 输出一些仿真文件艾懋电子科技有限公司2、 SmartFusion2介绍2.1 简介基于 Flash 架构的 SmartFusion2 是 Microsemi 的第四代 65nm工艺的片上系统产品，是满足工业、军事、航空、通信和医疗领
15、域所亟需的高安全性、高可靠性和极低功耗的 SoC系统的唯一选择。SmartFusion2 基于 Microsemi 前三代 Flash 架构 FPGA发展而来，保留了 Flash架构 FPGA的所有优点，并提供用户 超高安全性 、 超高可靠性 、 超低功耗 、 超高性能 。内部集成 166 MHz的 ARM?Cortex?-M3的硬核处理器；配合先进的安全处理加速器， 保护您的知识产权； 在 SRAM、 PLL等片内外设基础上， 集成了高速乘法器、DDR2/3、 CAN、 USB、 SerDes以及千兆以太网等高级外设，满足更高性能场合 SoC需求。2.2 系统框图图 1.1 系统框图2.3
16、主要特性描述2.3.1 高性能 FPGA逻辑5K到 120K LUT；艾懋电子科技有限公司带有快速进位链的 4输入 LUT；多达 181个 400MHz双端口 SRAM（ 18, 9, 4, 2, 1）；多达 185个三端口 SRAM（两个读端口，一个写端口）；高性能 DSP单元， 多达 185个快速乘法单元 （每个乘法单元包含一个 18 18位乘法器和一个 44位累加器）。2.3.2 MSS(Microcontroller Subsystem单元 ) ARM Cortex-M3硬核，主频高达 166MHz；64 KB嵌入 SRAM(eSRAM)；多达 512 KB嵌入 eNVM(Flash)
17、 ；10/100/1000Mbps 以太网 MAC；USB 2.0 OTG（高达 480Mbps）；CAN控制器；SPI、 I2C 、多功能 UARTs(MMUART)等外设；看门狗定时器；两个 32Bit 定时器（可配置为 1个 64Bit 定时器）；两个 DMA控制器： 8通道 PDMA(peripheral DMA) ，传输 MSS与外设数据；高速HPDMA(High-performance DMA) ，传输 eSRAM与 DDR数据。2.3.3 高速内存接口两个 DDRx控制器： MSS DDR(MDDR)与 fabric DDR(FDDR) ；支持 LPDDR/DDR2/DDR3；支
18、持最高 133MHz时钟速率；支持 16/ 18/ 32/ 36模式；支持 SDRAM；支持 SerDes 2.3.4 业内最小的封装艾懋电子科技有限公司备注ACTEL FPGA现推出几大系列器件：1、以低功耗著称的 IGLOO最低功耗可以到 3 微瓦；2、以低成本著称的 nano；3、 以单芯片著称的 SmartFusion2 , 集成有 Cortex-M3 的硬核、 AD/DA电路， 以及它的升级版带 DSP、 DDR2/3控制器、 PCIE、 USB OTG、 CAN总线等外设；4、目前己广泛应用与工业与消费类多年的 ProASIC3. ACTEL的器件相对与其它厂商的 FPGA主要有五
19、大特点：1、单芯片，不需要外部配置芯片；2、上电即行，没有上电加载时间；3、低功耗，电源设计简单明了，只有 1.2V/1.5V 内核电压与 3.3V IO 电压；4、安全性，不用担心设计被别人破解；5、可靠性， ACTEL FPGA的 IO CDM（ ACTEL独有）可以防止高达 500V的电压而且 IO 在任何时候都是可控的不会状态不定，具有较强的抗电磁干扰；艾懋电子科技有限公司是 ACTEL 的代理商，提供全部的产品、设计与技术支持服务艾懋电子科技有限公司 （ Acromax）是一家致力于半导体元器件的代理商，目前己在全国的主要城市如上海、深圳、北京、南京、广州、成都有设立相应的公司与办事处； 公司以客户的需求为导向， 配有专业的技术支持团队， 愿与用户一起成长。代理的产品有 FPGA、 IGBT/MOSFET、 TVS、 RF、 DC/DC、 MCU、 POE、智能手机芯片等邮箱 : Bruce.liacromaxinc.co m 祝工作顺利、身体健康！
