1、1.2 MCS-51单片机的硬件基础 1.2.1 内部结构l 运算器运算器以算术逻辑单元 ALU为核心，加上累加器 ACC、寄存器B、暂存器 TMP1和 TMP2、 程序状态寄存器 PSW、十进制调整电路及专门用于位操作的布尔处理机组成的。功能：实现数据的算术逻辑运算，位变量处理和数据传功能：实现数据的算术逻辑运算，位变量处理和数据传送操作。送操作。5l 控制器控制器控制器是单片机的神经中枢，识别指令并根据指令性质控制单片机各部件，保证单片机各部分能自动而协调地工作。它包括程序计数器（ PC）、数据指针寄存器（ DPTR）、指令寄存器（ IR）、指令译码器（ ID）、堆栈指针（SP）、缓冲器以
2、及控制矩阵等。 功能：控制指令的读出、译码和执行。对指令的执行过程功能：控制指令的读出、译码和执行。对指令的执行过程定时控制，并根据执行结果决定是否分支转移。定时控制，并根据执行结果决定是否分支转移。6 PC（程序计数器）（程序计数器）p PC是专门用来控制指令执行顺序的寄存器，其内容为将要执行的下一条指令的地址，即 下一条 将要从 ROM中取出的指令地址。p PC是一个 16位的寄存器，它在物理上是独立的，不在内部RAM之列，没有地址，是不可寻址的。 16位地址的寻址范围为 64KB（ ROM ）。p 用户不需要也无法对 PC进行读 /写， PC的内容是通过执行指令改变的。在执行指令过程中，
3、 PC具有 自动加 1 功能。p 在执行转移、调用、返回等指令时能自动改变 PC内容，以改变程序的执行顺序。p 复位时， PC自动装入 0000H，使程序从 0000H单元开始执行。7 指令寄存器指令寄存器 IR、指令译码器以及控制逻辑、指令译码器以及控制逻辑p IR是用来存放指令操作码的专用寄存器。p 整个程序的执行过程就是在控制器的控制下，将指令从 ROM中逐条取出，进行译码，然后由定时控制逻辑电路发相应的定时控制信号，控制指令的执行，是一个 取指令 指令译码 执行指令 的不断循环的过程。82.定时器定时器 /计数器计数器 出于控制应用的需要， 80C51共有 2个 16位的定时器 /计数
4、器，以实现定时或计数的功能，并以其定时或计数结果对单片机进行控制。3. 内部程序存储器（内部内部程序存储器（内部 ROM）80C51共有 4KB ROM，用于存放程序和原始数据。4.内部数据存储器（内部内部数据存储器（内部 RAM）80C51芯片中共有 256B RAM单元，但其中后 128单元被特殊功能寄存器占用，供用户使用的只有前 128单元，用于存放可读写的数据。故 “内部 RAM”指前 128单元 。注：存储器采用 哈佛结构95. 并行并行 I/O口口MCS-51共有 4个 8位的 I/O口 (P0、 P1 、 P2、 P3 )，以实现数据的并行输入输出。大部分引脚具有第二功能。6.
5、串行口串行口MCS-51有一个异步双工串行通信接口，可以发送和接收数据。7. 中断控制系统中断控制系统MCS-51共有 5个中断源，即外中断 2个，定时 /计数中断 2个，串行中断 1个。中断屏蔽寄存器 IE，中断优先权管理寄存器 IP。108. 时钟电路时钟电路l 为单片机产生时钟脉冲序列，典型的晶振频率为 12MHz。l MCS-51芯片内部有一个高增益反相放大器，其输入端为XTAL1，输出端为 XTAL2。9. 总线总线l 系统的地址信号、数据信号和控制信号都是通过总线传送的。l 总线结构减少了单片机的连线和引脚提高了集成度和可靠性。1.2.2 MCS-51的封装 40只引脚 双列直插封
6、装（ DIP）44只引脚方形封装方式（ 4只无用）贴片封装 LCC44：元器件 四边有脚 ，向 底部弯曲。可以 缩小体积 ， 减少 电磁干扰。LCC44封装扁平封装 QFP44：元器件 四边有脚 ，呈海鸥翼 (L)型。芯片引脚间距小，管脚很细，用于大规模或超大规模集成电路。QFP44 封装1.2.3 引脚 8051单片机为 40条引脚双列直插式封装 引脚可分为三个部分控制引脚并行 I/O口引脚电源及时钟引脚引脚逻辑图1. 主电源和时钟振荡电路引脚主电源和时钟振荡电路引脚l VCC （ 40脚） 运行和程序校验时接 +5V电源l VSS （ 20脚 ) 地线l XTAL1（ 19脚） 接石英晶体
7、一端， 反相放大器的输入端 ，这个放大器构成了片内振荡器。 l XTAL2 （ 18脚） 接石英晶体的另一端， 反相放大器的输出端 。2. 输入输入 /输出（输出（ I/O）引脚）引脚l P0.0 P0.7（ 39脚 32脚） ： 8位漏极开路的双向 I/O口当使用片外 ROM和 RAM时，用作低 8位地址和数据分时复用。l P1.0 P1.7（ 1脚 8脚） ： 8位带上拉电阻的准双向 I/O口在编程 /校验期间，用作输入低 8位地址。对于 8052， P1.0是定时器 T2的计数输入端； P1.1是定时器 T2的外部输入端。l P2.0 P2.7（ 21脚 28脚） ： 8位带上拉电阻的准
8、双向 I/O口当使用片外 ROM和 RAM时，输出高 8位地址。l P3.0 P3.7（ 10脚 17脚） ： 8位带上拉电阻的准双向 I/O口 P3口具有第二功能在单片机中， “ 口 ” 是一个集数据输入缓冲、输出驱动及锁存等多项功能于一体的 I/O电路。3. 控制信号引脚控制信号引脚l RST/VPD（ 9引脚）： RST为复位信号输入端。 当 RST端保持 2个机器周期以上高电平时，单片机完成复位操作。 第二功能 VPD为内部 RAM的备用电源输入端。当主电源 VCC发生断电，降到一定电压值时，可通过 VPD为单片机内部 RAM提供电源，以保护片内 RAM中的信息不丢失，上电后能继续正常
9、运行。l ALE / PROG （ 30引脚） ： ALE为地址锁存允许信号 在系统扩展时， ALE用于控制把 P0口输出的低 8位地址送入锁存器锁存起来，以实现低 8位地址和数据的分时传送。 由于 ALE是以 1/6晶振频率的固定频率输出的正脉冲，故可作为外部时钟或外部定时脉冲使用。 ALE可驱动 8个 LSTTL门。 第二功能 PROG是对 8751内部 EPROM编程时的编程脉冲输入端。l PSEN （ 29引脚） ：外部程序存储器（ ROM）读选通信号 访问外部 ROM时， PSEN产生负脉冲作为外部 ROM选通信号。 访问外部 RAM或内部 ROM时，不会产生有效的 PSEN信号。
10、PSEN可驱动 8个 LSTTL门。l EA/VPP（ 31引脚）： EA为访问程序存储器（ ROM）控制信号 对 8051和 8751，它们的片内有 4KB的 ROM，当 EA为高电平时，若访问的地址空间在 04KB范围内， CPU访问片内 ROM；若访问的地址范围超过 4KB时， CPU将自动访问外部 ROM。 EA保持低电平，则访问外部 ROM。 对于 8031， EA必须接地，只能访问外部 ROM。 第二功能为对 8751的 +25V编程电源输入。1.2.4 输入输入 /输出端口输出端口在单片机中， “口 ”是一个集数据输入缓冲、输出驱动及锁存等多项功能于一体的 I/O电路。p MCS
11、-51单片机 4个 8位的并行 I/O口： P0、 P1、 P2、 P3，这 4个口既可以按字节寻址，也可以按位寻址，共 32位。每个口输出具有锁存功能，前一次输出的信息将一直锁存到下一次输出新信息时为止；输入没有锁存功能，所以输入信息应一直保持到输入指令把信息取走时为止。p每个口都能用作通用输入 /输出，其中 P0口又能作为地址 /数据总线， P2口能传送高 8位地址； P3口有第二功能； P1口只能用作通用 I/O口。J P0口口 字节地址： 80H，位地址： 80H87H 既能用作通用 I/O口，又能用作地址 /数据总线的复用。V1V212 34P0口由 8个完全相同又相互独立的逻辑电路
12、 组成：p 锁存器用于进行数据位的锁存 , 8个锁存器构成了特殊功能寄存器 P0；p 场效应管 V1、 V2组成数据输出的驱动和控制电路；p 与门 3、反相器 4及多路转接开关 MUX构成输出控制电路；p 三态门 1是引脚输入缓冲器 ; 三态门 2是用于读锁存器端口。读引脚是指将引脚 P0.x上的值通过内部总线读入 CPU，而读锁存器是读入一个口锁存器的值，进行处理后重新写回锁存器中（读 -修改 -写）。由指令决定是读引脚还是读锁存器，例如指令ANL P1, A 就是读锁存器，它是将 P1口的 8位分别与累加器 A中的 8位进行与操作，结果写回 P1口的 8个锁存器中。MOV A， P1 读引
13、脚nP0口用作通用口用作通用 I/O口口CPU发来的控制信号为低电平， MUX接通锁存器 Q端的输出通路。与门 3输出低电平并将输出驱动电路的上拉场效应管 V2截止，输出端处于漏极开路状态。【 注意 】 : l P0口在输出数据时 , 由于 V2截止 , 输出级是漏极开路电路 , 要使“1”信号正常输出 , 必须 外接上拉电阻 。 l P0口作为输入口使用时，应区分读引脚和读锁存器。读引脚时应使 V1截止（ 先向该端口锁存器写入 “1”）n P0口作为地址口作为地址 /数据总线数据总线CPU发来的控制信号为高电平， MUX接通反相器 4。l 作总线输出时，从 “地址 /数据 ”端输入的地址（低
14、 8位）或数据信号同时作用于与门 3和反相器 4，并分别驱动 V1、 V2，结果在引脚上得到地址或数据输出信号。 l 外部数据输入时， CPU使 V1、 V2均截止，从引脚上输入的外部数据经读引脚缓冲器 2进入内部数据总线。【 注意 】 ： P0口在有外部扩展存储器时被作为地址 /数据总线口，此时是一个 真正的双向口 ；在没有外部扩展存储器时，P0口也可作为通用的 I/O接口，但此时只是一个 准双向口 。 输出部分有内部上拉电阻 R*约为 20K。 其他部分与 P0端口使用相类似（读引脚时先写入 1）。写数据读端口J P1口口 字节地址： 90H，位地址： 90H97H 只能作为通用 I/O口
15、使用，是 准双向口 。V1n P1口电路与口电路与 P0口的区别：口的区别：l 因只传送数据，所以没有地址 /数据的传送电路和多路转接开关MUX。 l 输出驱动电路中有上拉电阻，上拉电阻与场效应管共同组成输出驱动电路。 输入数据时， 应先向其锁存器写入 “1”，使输出驱动电路的 V1截止。P2口是一个多功能的 8位口，可以字节访问也可位访问，其字节访问地址为 A0H， 位访问地址为 A0H A7H。 P2口位结构和工作原理P2口位结构原理图示。P2口P2口的功能P2口是一个双功能的口： 作 I O口使用时， P2口为一准双向口。 作地址输出时， P2口可以输出程序存储器或片外数据存储器的高 8
16、位地址，与 P0输出的低地址一起构成 16位地址线，从而可分别寻址 64KB的程序存储器或片外数据存储器。地址线是 8位一起自动输出的。 P2口使用中注意的问题 由于 P2口的输出锁存功能，在取指周期内或外部数据存储器读、写选通期间，输出的高 8位地址是锁存的，故无需外加地址锁存器。 在系统中如果外接有程序存储器，由于访问片外程序存储器的连续不断的取指操作， P2口需要不断送出高位地址，这时 P2口的全部口线均不宜再作 I/O口使用。 在无外接程序存储器而有片外数据存储器的系统中， P2口使用可分为两种情况： 若片外数据存储器的容量 256 B： 可使用 “MOVX A，Ri”及 “MOVX Ri， A”类指令访问片外数据存储器，这时P2口不输出地址， P2口仍可作为 I/O口使用； 若片外数据存储器的容量 256 B： 这时使用 “MOVX A，DPTR”及 “MOVX DPTR， A”类指令访问片外数据存储器， P2口需输出高 8位地址。在片外数据存储器读、写选通期间， P2口引脚上锁存高 8位地址信息，但是在选通结束后， P2口内原来锁存的内容又重新出现在引脚上。
