1、题目 八路抢答器工作原理及其依据班级_08 计科（1）班 学号_xxxxxxx_ _姓名_xxx_ _指导_江老师_ _时间_2010-12-27 景德镇陶瓷学院电工电子技术课程设计任务书姓名 xxx 班级 08 计科 1 班 指导老师 江老师 设计课题：八路抢答器工作原理及其依据设计任务与要求查找一个感兴趣的电工电子技术应用电路，要求电子元件超过 3050 个或以上，根据应用电路的功能，确定封面上的题目，然后完成以下任务：1、 分析电路由几个部分组成，并用方框图对它进行整体描述；2、 对电路的每个部分分别进行单独说明，画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路
2、的关系等等；3、 用简单的电路图绘图软件绘出整体电路图，在电路图中加上自己的班级名称、学号、姓名等信息；4、 对整体电路原理进行完整功能描述；5、 列出标准的元件清单；设计步骤1、 查阅相关资料，开始撰写设计说明书；2、 先给出总体方案并对工作原理进行大致的说明；3、 依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；4、 列出标准的元件清单；5、 总体电路的绘制及总体电路原理相关说明；6、列出设计中所涉及的所有参考文献资料。设计说明书字数不得少于 3000 字。参考文献1阎石.数字电子电路.北京：高等教育出版社，1997.2谢自美.电子线路设
3、计.实验.测试.武昌：华中科技大学出版社，2005.目录1、 总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12、 显示电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23、 编码模块电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4、. . . . . . . . . . . . . . . . . .34、 减计时电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45、 秒脉冲产生电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66、 总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . .
5、 . . . . . . . . . . . . . . . .87、 总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108、 元件清单. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6、. . . . . . . . . . . . . . . . . . . . . . . .13设计心得体会 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1411.总体方案与原理说明本设计可实现八路带倒计时抢答功能，实现方法较为巧妙，同时在没有用可编程芯片的情况下总体电路较为简洁。设计主要由以下四大板块构成：1 编号显示电路2 倒计时显示电路3 脉冲信号产生电路4 倒计时停止控制电路各个板块间互有反馈，很好的实现了该设计应该实现
7、的功能流程图:22.显示电路本电路采用七段共阴级数码管显示，同时采用 74LS48 来译码驱动数码管。具体电路如图 1：图 1-数码管驱动电路表 1-74LS48 真值表该模块原理很简单，74LS48 三个控制端置相应的有效电平后，输出对应BCD 码的七段显示码，74LS48 真值表见表 1。33.编码模块电路该模块采用 74LS148 8-3 线优先编码器来编码，由于是低电平触发，电路中应用 10K 上拉电阻，在触发端无动作时，输出为 111，GS 输出 1；当触发端有动作时，输出相应编号的 BCD 码的反码，同时 GS 输出 0.具体电路见图 2：图 2-编码模块电路表 2-74LS148
8、 真值表44.减计时电路本模块采用可预制的十进制同步加/减计数器 74LS192，192 的清除端是异步的。当清除端（CLR）为高电平时， 不管时钟端（CPD、CPU）状态如何，即可完成清除功能。 192 的预置是异步的。当置入控制端（LOAD）为低电平时，不管时钟 CP 的状态如何，输出端（QAQD）即可预置成与数据 输入端（AD）相一致的状态。 192 的计数是同步的，靠 CPD、CPU 同时加在 4 个触发器上 而实现。在 CPD、CPU 上升沿作用下 QA QD 同时变化，从而消 除了异步计数器中出现的计数尖峰。当进行加计数或减计数时 可分别利用 CPD 或CPU，此时另一个时钟应为高
9、电平。 当计数上溢出时，进位输出端（CO）输出一个低电平脉 冲，其宽度为 CPU 低电平部分的低电平脉冲；当计数下溢出时， 错位输出端（BO）输出一个低电平脉冲，其宽度为 CPD 低电 平部分的低电平脉冲。具体电路如图 3，74LS192 真值表见表 3：图 3-减计时电路5表 3-74LS192 真值表65.秒脉冲产生电路此模块采用 555 构成的多谐振荡器，产生矩形波。其周期计算公式T=0.69*（R6+2*R7）C1，占空比 D=（R6+R7）/（R6+2*R7）*100%。由于只是仿真，电路中的参数只是一个参考。如若制作硬件，可加入一个可变电阻器。具体电路如图 4，附加图 4-1 为仿
10、真结果：图 4-多谐振荡器电路7图 4-1-仿真结果86.总电路原理及其电路图为了更有效的描述该设计的原理，报告中有相同和相似工作原理的讲诉都只描述一次。同时在讲述一模块的原理时，忽略另一模块的影响。同时各芯片还有不涉及到本设计的功能，都做无效化处理。八路带限时抢答器功能实现的最直接证明就是三个数码管的正常显示，第一个数码管用来显示编号，二三数码管用来显示秒倒计时。在本设计中编号为18（非 07)，秒倒计时可从 099 秒预置。首先是编号的显示，设计中采用七段共阴数码管，另由 74LS48 驱动，编码电路采用 74LS148 8-3 线优先编码器完成，锁存由四 R-S 触发器集成电路74LS2
11、79 完成。现在从编码电路讲起，在没有任何按键按下时，74LS148 的输出端（默认为 A0、A1、A2）全为高电平，而输出端分别接至 R-S 触发器的置 1 端（低电平有效）,编码器的 GS 输出端接在第四个 R-S 触发器的置 1 端（R-S 触发器初始状态都为 Q 输出低电平） ，输出 Q 端分别接至驱动器的 BCD 码输入端，第四个 R-S 触发器的 Q 端则接至数码管驱动器的消隐端（低电平有效） ，所以初始态是数码管消隐无显示。在编码器有触发时，输出端输出相应的二进制电平，同时 GS 端输出低电平，驱动器的消隐端无效，数码管显示相应的编码。这里特别说明一下如何把 0 编码成 8，该电
12、路中如果触发 D0 端的话 R-S 触发器的输出是 0001,而驱动器 74LS48 的 BCD 码输入端是 X000，有且只有在低三位输入为 0时，D 端才能为高电平，这里就用到了两个或门，或门是只要有一个输入端为1 输出为 1，有且在输入端都为 0 时输出 0，所以只有在 D0 触发的情况下低三位都为 0 使之显示 8。接下来便是该设计中的另一大模块倒计时显示电路的原理，该模块用的74LS192 十进制可预置数计数器，可以做加减计数。该芯片的 LOAD 为低电平是输出端输出预置数（优先于信号端） ，所以在初始阶段先是 LOAD 端为低电平置数，然后在 LOAD 端为高电平时，如果低位计数器
13、有减数脉冲输入时做减法，并送相关的数据给数码管驱动器显示相应的数据。秒脉冲产生电路由 555 组成，该模块为 555 多谐振荡电路，原理在这里不再累诉。另倒计时停显电路用一个 D 触发器构成的双稳态完成，本设计中只有两种情况下要停止倒计时，第一是编码电路有触发（也就是有人抢答） ，第二是9倒计时至 00（否则会从 99 减下去） 。在编码器有触发的时候 GS 端输出低电平并锁存到 R-S 触发器的输出使驱动器消隐无效同时经过反向是 D 触发器的置 1端有效，使 D 触发器 Q 端输出高电平，又经反向使与非门输出为确定状态 1，无法传输减法脉冲倒计时停止。另一情况是在减至 00 时，高位计数器的
14、借位输出端会输出一个低电平脉冲（常态输出高） ，该脉冲经反向触发 D 触发器，使之输出Q=D，因常态Q 为高电平，所以与非门被封锁无法传输脉冲。最后再统诉一下上面没有解释的功能，本设计有一个控制开关，在开关打在清除端时，R-S 触发器及计数器 LOAD 端和 D 触发器清零端都接地，使抢答数据无法传输给驱动器，计数器置数，同时使 D 触发器工作在常态（Q 端输出低电平） 。同时呢在编码器的选通端 EI(高电平时编码无效）之前接入一个与非门，通过清除端和 D 触发器Q 端控制，在清除时 EI 为 1，无法编码，而另一个编码无效的是在计数器减到 00 时，D 触发器的跳变，使 EI 为 1，从而使
15、在倒计时完成后即使有抢答也不会再显示编号。107. 总体电路原理图118.元件清单序号 名称 规格 数量1 74HC245 10 个2 74HC595 6 个3 APM4953 1 个4 AT89C2051(DIP) 4 个5 ATMega16 4 个6 BT136 5 个7 DS12C887 1 个8 DS1302 2 个9 DS18B20 1 个10 LM386(DIP) 5 个11 MAX232 5 个12 PL-2303(sop） 1 个13 STC89C52(DIP) 1 个14 ULN2803 直插 5 个15 按键 自锁开关 六脚 20 个16 按键 6*6*5mm 78 个17
16、 按键 12*12 20 个18 插槽 起拔 3 个19 插槽 28P 25 个20 插槽 40P 38 个21 插槽 20DIP 12 个22 插座 14P 10 个23 插座 16P 01 个24 超声波发射接收 2 个25 点阵 3.8*3.8 4 个26 电容 10uf 50 个27 电容 30P 1 个28 杜邦线 140 个29 接插件 电源座 10 个30 接插件 USB 接插件 A 型母 10 个12口31 接插件 9 脚串口弯脚 公头 13 个32 接线端子 20 个33 晶振 11.0592 15 个34 晶振 12 20 个35 晶振 6 10 个36 晶振 24M 10
17、 个37 晶振 32.768K 10 个38 精密电位器 10K 30 个39 精密电位器 2K 10 个40 精密电位器 100K 20 个41 排针 10 个42 排阻 10K 45 个43 排阻 1K 20 个44 三极管 8550 50 个45 三极管 8050 50 个46 数码管 4 并联共阴 10 个47 数码管 三联共阳 2 个48 万能板 9*15cm 8 块49 一体化红外接收头 SMOO38 2 个13参考文献1 阎石.数字电子电路.北京：高等教育出版社，1997.2 谢自美.电子线路设计.实验.测试.武昌：华中科技大学出版社，2005.14设计心得体会接到任务以后进行选
18、题。选题设计的开端，选择恰当的、感兴趣的题目，这对于整个毕业设计是否能够顺利进行关系极大。好比走路，这开始的第一步是具有决定意义的，第一步迈向何方，需要慎重考虑。否则，就可能走许多弯路、费许多周折，甚至南辕北辙，难以到达目的地。因此，选；题时一定要考虑好了题目确定后就是找资料了。查资料是做设计的前期准备工作，好的开端就相当于成功了一半，到图书馆、书店、资料室、互联网上去虽说是比较原始的方式，但也有可取之处的。总之，不管通过哪种方式查的资料都是有利用价值的，要一一记录下来以备后用。通过这次设计，我对数字电路设计中的逻辑关系等有了一定的认识，对以前学的数字电路又有了一定的新认识，温习了以前学的知识，就像人们常说的温故而知新嘛，但在设计的过程中，遇到了很多的问题，有一些知识都已经不太清楚了，但是通过一些资料又重新的温习了一下数字电路部分的内容。在此要感谢我的指导老师，感谢老师给我这样的机会锻炼。在整个设计过程中我懂得了许多东西，也培养了我独立工作的能力，相信会对今后的学习工作生活有非常重要的影响。而且大大提高了动手的能力，使我充分体会到了在创造过程中的探索的艰难和成功的喜悦。虽然这个项目还不是很完善，但是在设计过程中所学到的东西是这次设计的最大收获和财富，使我终身受益。
