1、第二十章 基本门电路和组合逻辑电路,返回,前一页,后一页,1、掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路特点。,3、会分析和设计简单的组合逻辑电路。,4 、了解加法器、编码器、译码器等常用的组合逻辑电路的工作原理和功能。,5、学会集成电路的使用方法。,本章要求：,2、会用逻辑代数的基本运算法则化简逻辑函数。,20、1数制和脉冲信号,返回,前一页,后一页,一、模拟信号和数字信号,正弦波信号,三角波信号,返回,前一页,后一页,数字信号：时间和幅度都是离散的信号,返回,前一页,后一页,二、二极管的开关特性,三、三极管的开关特性,返回,前一页,后一页,“1”,“0”,“
2、0”,“1”,20、2 基本门电路及其组合,逻辑门电路是数字电路中最基本的逻辑 元件，所谓门就是一种开关，它能按照一定 的条件去控制信号的通过或不通过。门电路 的输入和输出之间存在一定的逻辑关系(因 果关系)，所以门电路又称为逻辑门电路。,20、2、1、逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,返回,前一页,后一页,1. “与”逻辑关系,“与”逻辑关系是指当决定某事件的条 件全部具备时，该事件才发生。,0,1,0,开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,返回,前一页,后一页,2. “或”逻辑关系,“或”逻辑关系是指当决定某事件的条 件之一
3、具备时，该事件就发生。,真值表,返回,前一页,后一页,3. “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,返回,前一页,后一页,由电子电路实现逻辑运算时，它的输入和 输出信号都是用电位（或称电平）的高低表 示的。高电平和低电平都不是一个固定的数 值，而是有一定的变化范围。,20、2、2、分立元器件基本逻辑门电路,门电路是用以实现逻辑关系的电子电路， 与我们所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、与非门、或 非门、异或门等。,返回,前一页,后一页,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均
4、采用正逻辑。,1,0,高电平,低电平,返回,前一页,后一页,1. 二极管“与” 门电路,0,1,0,返回,前一页,后一页,1）电路,2）工作原理,输入A、B全为高电平“1”，输出F 为“1”。,输入A、B不全为“1”，输出F 为“0”。,1、 二极管“与” 门电路,即：有“0”出“0”，全“1”出“1”,真值表,返回,前一页,后一页,逻辑表达式：,2. 二极管“或” 门电路,真值表,返回,前一页,后一页,1）电路,2）工作原理,输入端有一为高电平“1”，输出F 为“1”。,输入A、B全为低电平“0”，输出F 为“0”。,1,1,0,2. 二极管“或” 门电路,逻辑符号：,即：有“1”出“1”，
5、全“0”出“0”,真值表,返回,前一页,后一页,3. 三极管“非” 门电路,“0”,“1”,“1”,“0”,返回,前一页,后一页,4. 复合逻辑运算及复合逻辑门,有“0”出“1”，全“1”出“0”,返回,前一页,后一页,1) “与非”门,有“1”出“0”，全“0”出“1”,返回,前一页,后一页,例：根据输入波形画出输出波形,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,返回,前一页,后一页,20、3、TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与 分立元件相比，具有速度快、可靠性 高和微型化等优点，目前分立元件电 路已被集成电路替代。下面介
6、绍集成 “与非”门电路的工作原理、特性和参数。,返回,前一页,后一页,20、3、1、TTL“与非”门电路,返回,前一页,后一页,输入全高“1”,输出为低“0”,VT2、VT5饱和导通,1V,流过 E结的电流为反向饱和电流,负载电流,返回,前一页,后一页,流过 E结的电流为正向电流,负载电流,真值表,1 1 1 0,返回,前一页,后一页,1) 电压传输特性：,输出电压Uo与输入电压Ui的关系。,2、TTL“与非”门特性及参数,测试电路,电压传输特性,返回,前一页,后一页,2）TTL“与非”门的参数,电压传输特性,输出高电平UOH,典型值3.6V， 2.4V为合格,输出低电平UOL,典型值0.3V
7、， 0.4V为合格,输出高电平UOH,输出低电平UOL,返回,前一页,后一页,电压传输特性,关门电平UOFF,开门电平UON,指输出为额定低电平时所对应的最小输入电压。,指输出为额定高电平的90%时所对应的最大输入电压。,开门电平UON,关门电平UOFF,返回,前一页,后一页,关门电平UOFF,开门电平UON,允许叠加干扰,在保证输出低电平的条件下允许叠加在输入高电平上的最大噪声电压。,UNH=UIH -UON,在保证输入高电平不低于额定值90%的条件下允许叠加在输入低电平上的最大噪声电压。,UNL=UOFF-UIL,允许叠加干扰,定量说明门电路抗干扰能力,返回,前一页,后一页,扇出系数N：指
8、一个“与非”门能带同类门的最大数目，它 表示带负载的能力。对于TTL“与非”门 N 8。,输入高电平电流IIH和输入低电平电流IIL,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入 电流（A）。,当某一输入端接低电平，其余输入端接高电 平时，流出该输入端的电流，称为低电平输入 电流（mA）。,返回,前一页,后一页,平均传输延迟时间 tpd,输入波形ui,输出波形u0,tpd1,tpd2,TTL的 tpd 在 10ns 40ns,返回,前一页,后一页,返回,前一页,后一页,20、3、2.三态输出“与非”门,“1”,返回,前一页,后一页,返回,前一页,后一页,“0
9、”,高阻状态,返回,前一页,后一页,表示任意值， Z表示高阻状态。,三态输出“与非”门,返回,前一页,后一页,返回,前一页,后一页,可实现用一条总线分时传送几个不同的数据或控制信号。,返回,前一页,后一页,20、5、逻辑代数,逻辑代数（又称布尔代数），它是分析和 设计逻辑电路的数学工具。虽然它和普通代 数一样也用字母表示变量，但变量的取值只 有“0”，“1”两种，分别称为逻辑“0”和逻辑 “1”。这里“0”和“1”并不表示数量的大小， 而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不 是数量关系。这是它与普通代数的本质 区别。,返回,前一页,后一页,1. 常量与变量的关系,返
10、回,前一页,后一页,2. 逻辑代数的基本运算法则,返回,前一页,后一页,证:,A+1=1,返回,前一页,后一页,反演律,列真值表证明：,返回,前一页,后一页,3. 简化逻辑函数常用公式,(1) A+AB = A(2) A(A+B) = A,对偶关系：将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,返回,前一页,后一页,证明：,例如：,A+AB = A,返回,前一页,后一页,利用上述逻辑代数的基本公式，可对 某些逻辑关系式进行运算和简化，则可使 用较少的逻辑门实现同样的逻辑功能。从 而可节省器件
11、，降低成本，提高电路工作 的可靠性。,返回,前一页,后一页,例1：,= B,左边=,=,返回,前一页,后一页,例3：化简,返回,前一页,后一页,用TTL“与非”门构成基本门电路,2.应用“与非”门构成“或”门电路,1. 应用“与非”门构成“与”门电路,返回,前一页,后一页,3. 应用“与非”门构成“非”门电路,4. 用“与非”门构成“或非”门,返回,前一页,后一页,例：用“与非”门实现下面逻辑关系，画出逻辑图,返回,前一页,后一页,20、4、CMOS门电路 CMOS“非”门电路,(互补对称管),返回,前一页,后一页,“1”,“0”,“0”,“1”,PMOS管,NMOS管,返回,前一页,后一页,
12、CMOS电路优点,(1) 静态功耗低,(2) 抗干扰能力强,(3) 扇出系数大,(4) 允许电源电压范围宽 ( 3 18V ),TTL电路优点,(1) 速度快,(2) 抗干扰能力强,(3) 带负载能力强,返回,前一页,后一页,20、6 组合逻辑电路的分析和设计,返回,前一页,后一页,一、组合逻辑电路的分析和设计,1、组合逻辑电路的分析,分析步骤：,返回,前一页,后一页,例 1：分析下图的逻辑功能,( 1 ) 写出逻辑表达式,返回,前一页,后一页,( 2 ) 应用逻辑代数化简,反演律,反演律,返回,前一页,后一页,( 3 ) 列真值表,( 4 ) 分析逻辑功能：输入相同输出为“0”，输入相异输出
13、为“1”， 称为“异或”逻辑关系，即“异或”门。,返回,前一页,后一页,( 1 ) 写出逻辑式,例 2：分析下图的逻辑功能,.,返回,前一页,后一页,( 2 ) 列真值表,( 3 ) 分析逻辑功能：输入相同输出为“1”，输入相异输出为“0”， 称为“同或”逻辑关系，即“同或”门。,返回,前一页,后一页,例 3：分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,写出逻辑式：,1,0,1,A,设：C=1,前一页,封锁,打开,选通A信号,返回,前一页,后一页,例 3：分析下图的逻辑功能,封锁,打开,0,1,1,B,选通B信号,写出逻辑式：,设：C=0,返回,前一页,后一页,2、组合逻辑电路的设
14、计,设计步骤如下：,返回,前一页,后一页,例 1：试用“与非”门和“非”门设计一个交通管理灯的检测控制逻辑电路。,逻辑要求：正常工作时，单独的红灯指示、黄灯指示、 绿灯指示或黄、绿灯同时指示。其它情况均 为故障情况，出现故障时应发出报警信号。,返回,前一页,后一页,( 1 ) 根据逻辑要求列真值表,首先假设逻辑符号（A、B、C、F等）取 “0”、“1”的含义。,返回,前一页,后一页,逻辑要求：正常工作时，单独的红灯指示、黄灯指示、绿灯指示或黄、绿灯同时指示。其它情况均为故障情况，出现故障时应发出报警信号。,1,( 1 ) 根据逻辑要求列真值表,1,1,1,0,0,0,0,返回,前一页,后一页,
15、( 2 ) 由真值表写出逻辑式：,取 Y=“1”( 或Y=“0” ) 列逻辑式,各组合之间 是“或”关系,返回,前一页,后一页,( 3 ) 化简逻辑式,( 4 ) 用“与非”门构成逻辑电路,返回,前一页,后一页,( 5 ) 由逻辑式画出逻辑图,返回,前一页,后一页,取 Y = “0” 列逻辑式,?,返回,前一页,后一页,例：A=0、 B=1、C =0,例：A=1、 B=1、C =0,例 2：设计一个三变量奇偶检验器。当输入变量A、B、C中有奇数个同时为“1” 时，输出为“1”，否则为 “0”。要求用“与非” 门实现。,( 1 ) 列真值表,返回,前一页,后一页,( 2 ) 写出逻辑表达式( 取
16、F=1 ),返回,前一页,后一页,( 3 ) 画出逻辑图,0,1,返回,前一页,后一页,20、7、加法器,在数字电路中，常用的组合电路有加法器、 编码器、译码器和多路选择器等。下面分别 介绍这几种典型组合逻辑电路的基本结构、 工作原理和使用方法。,返回,前一页,后一页,1、加法器,实现二进制加法运算的电路,不考虑低位 来的进位,要考虑低位 来的进位,返回,前一页,后一页,1) 半加器 :,实现两个一位二进制数相加， 不考虑来自低位的进位。,逻辑符号：,返回,前一页,后一页,逻辑表达式,逻辑图,返回,前一页,后一页,2) 全加器 :,实现两个一位二进制数相加， 且考虑来自低位的进位。,逻辑符号：
17、,返回,前一页,后一页,( 1 ) 列真值表,( 2 ) 写出逻辑式,返回,前一页,后一页,半加器构成的全加器,返回,前一页,后一页,C0,Ai,Bi,Si,Ci,C0,1,Ci-1,全加器逻辑图,全加器图形符号, C0 Ci,A3,B3,S3,C3, C0 Ci,C2, C0 Ci,C1, C0 Ci,C0,S2,S1,S0,A2,B2,A1,B1,A0,B0,1 1,0,1,0 0,1,0,0,1 1,1,1 1,1,1,例,计算1101+1101,结果为1101+1101=11010,20、8 编码器,用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。,数字电路中，一般用的是二
18、进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。,20、8、1、二进制编码器,二进制编码器是将某种信号编成二进制代码的电路。例如：,三位二进制编码器,设计编码器的过程如下,1. 确定二进制代码的位数,对于m个状态进行编码，则 m 2n 。n为整数。,2. 列编码表,将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。,3. 由编码表写出逻辑式,
19、写出各输出量对应于输入量的逻辑关系式。,4. 由逻辑式画出逻辑图,一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非” -“与非”形式的逻辑式。,8421码 编码器,20、9 译码器和数字显示,译码和编码的过程相反。译码是将输入二进制代码按其编码的原意译成对应的信号输出。 译码过程大致如下： 列出译码器的状态表； 由状态表写出逻辑表达式； 由逻辑式画出逻辑图。,三位二进制译码器的状态表,三位二进制译码器,A,B,C,二、二-十进制显示译码器,数字式仪表、计算机等数字系统中，常常要进行数值显示。一般是将 “8421” 二十进制代码译成用于显示十进制数的代码。,常用的显示器件：半导体数码管、液晶数码管和荧光数码管等。,1. 半导体数码管,g,a,b,c,d,e,f,g,a,b,c,d,e,f,由七个发光二极管芯构成，有共阴与共阳两种接法。,2. 七段显示译码器,将“8421”二-十进制代码译成七段显示码，状态表如下：(若为共阳输出，则将输出量中1和0 对换),
