1、2019/6/19,提纲,1,提纲,1、概述 2、一级运放 3、两级运放 4、增益的提高 5、共模反馈 6、输入范围限制 7、转换速率 8、电源抑制 9、运放的噪声,第9章 运算放大器,2019/6/19,概述,2,“运算放大器（运放）”高增益的差动放大器增益范围在10-105，增益的大小根据闭环电路的精度要求选取。20多年前运放被设计成通用的模块，例如高增益、高输入阻抗、低输出阻抗。现在在各参数之间折中。,理想运放的基本特点 开环差模电压增益 共模抑制比 开环输入电阻 开环输出电阻0 开环带宽 没有温飘,“虚短”,输入电流为0,“OP AMP”,9.1 概述,2019/6/19,概述,3,9
2、.1 性能参数,增益,小信号带宽 3dB带宽；单位增益带宽； 增益带宽积（GB）,大信号带宽,输出摆幅,线性,噪声与失调,电源抑制,转换速率（slew rate）,稳定时间（settling time）ts,增益,运放的开环增益确定了使用运放的反馈系统的精度。,小信号带宽,当工作频率增加时，开环增益开始下降，如图9.4所示，在反馈系统中产生更大的误差.,小信号带宽通常被定义为单位增益带宽、3dB带宽.,输出摆幅,对于大的输出摆幅的需求，使全差分运放使用相当普遍.,使用运放的多数系统要求大的电压摆幅以适应大范围的信号值。例如，能响应管弦乐队音乐的高质量话筒可以产生瞬时电压范围大于四个数量级，要求
3、其后的放大器和滤波器处理大的摆幅.,输出摆幅,线性度 在正弦输入时，测试总谐波失真THD。将除基频外的所有谐波能量之和用基频能量归一化。,电源抑制比：表征正、负电源噪声对输出的影响,大信号频率特性,在瞬态输入大信号工作时，表征运放的速度。一般也有二种方法：转换速率（slew rate）和建立时间（settle time）,测试转换速率时，输入阶跃信号可使输出达到最大输出摆幅。同时，正向和反向的slew rate是不同的。,建立时间测试输出的稳定时间，和负载电容等参数有关。,2019/6/19,一级运放,9,基本电路结构,增益,Vout,Vin,Amplifying stage,9.2 一级运放
4、,零极点问题,计算单位增益缓冲器的输入共模电平,2019/6/19,一级运放,11,But 输出摆幅，极点（单端有三个）,套筒式共源共栅运放（telescopic cascode op amp）,2019/6/19,一级运放,12,缺点：输入输出很难短接，因为输出摆幅变小。,为保证M2和M4饱和,套筒式共源共栅运放（telescopic cascode op amp）,2019/6/19,一级运放,13,设计实例,设计全差动套筒式运放，该运放的性能指标为：VDD=3V，差动输出摆幅=3V，功耗=10mW，电压增益=2000。假定nCox= 60 A/V2， pCox=30 A/V2 ，n0.1
5、V-1， p0.2V-1（有效沟道长度为0.5 m时）， =0，VTHN| VTHP |=0.7V。,解：1、从功率预算出发，确定工作电流,2、根据输出摆幅，分配过驱动电压（OD）,3、根据I和OD，由公式,得到各管尺寸，（最小栅长）,2019/6/19,一级运放,14,Key：I，W/L,设计实例（续）,4、计算增益,得到Av=1416,如何Av，考虑,W； ID；(L) Av,例如 ，选择(W/L)5-8=1111 m/1 m 则p 0.1V-1，得到Av4000,5、满足最大输出摆幅，计算输入共模电平和偏置电压Vb1,2,注意和参数之间的关联与影响！,2019/6/19,一级运放,15,
6、“折叠”结构输出摆幅，输入摆幅也增加,折叠级联结构一般有较高功耗。,折叠共源共栅运放（folded cascode op amp）,图b中，M5-M10代替电流源,a,b,具体实现,采用半电路概念来求解折叠级联运放的小信号电压增益，如下图所示电路，其增益可写成：,小信号电压增益,Gm的求解 由于从M3的源极看进去的阻抗(gm3+gmb3)-1|ro3低于ro1|ro5，因此半边电路的输出短路电流近似等于M1的漏电流，根据求解Gm的方法，可以知道Gmgm1。 Ro的求解 为了计算Ro，根据求等效电阻的方法，采用如图所示的等效电路，则有：即有：,小信号电压增益 根据求解电压增益的方法，即可求出电路
7、的小信号电压增益为：,2019/6/19,一级运放,20,增益：,比较于套筒式结构的增益：,增益小23倍,极点更加靠近原点,由于增加了M5上的CGD5和CDB5,折叠共源共栅运放（续）,输入最低电平多少，输入最高电平可以达到VDD?应该怎么做？,2019/6/19,一级运放,21,采用NMOS作为输入器件，与采用PMOS管作为输入器件相比：,消耗相同的电流，增益更高，折叠点（X）对应的极点更低： 由1/(gm3+gmb3)与X点总电容的乘积决定。M5引入更大的电容。因为他的跨导小。,折叠共源共栅运放（续）,问题：IREF1,IREF2,IREF3之间有关系吗？假设电流镜的W/L相等。,2019
8、/6/19,一级运放,22,总之，对比于套筒式结构，折叠式共源共栅运放电压输出摆幅大； 输入输出可以短接； 输入共模范围大，输入共模电平可以接近VDD（NMOS输入管）或GND（PMOS作输入管）较大的功耗； 较低的电压增益； 较低的极点频率； 较高的噪声；,折叠共源共栅运放（续）,设计时， 在套筒式结构中，以下三个电压是必须确定的 输入共模电平， PMOS, NMOS共源共栅管的栅极偏置电压。 而在折叠式结构中，只有后两个电压的确定是严格的。,在一些应用中，共源共栅放大器提供的增益和输出摆幅均不满足要求。例如，助听器的运放必须在0.9V的低电压下工作，而单端输出摆幅大到0.5V.因此我们寻找
9、两级运放,3、两级运放,3、两级运放,基本电路结构,增益,高增益需要频率补偿,增益和共源共栅差不多，但是输出摆幅大。,更高增益，缺点是极点多，稳定性差，如何解决呢,2019/6/19,增益的提高,25,4、增益的提高,Gm，Rout,Rout,共源共栅结构,输出摆幅,反馈技术,提高信号通路上的输出电阻,调节型共源共栅,注意一个问题:,加在MOS管栅源之间的放大器可能存在着失配问题，如图所示，假设运放增益A100，VOS0V，VGS11.1VVth1=0.7V，所以vi=11mV且M1导通以提供负反馈。但是当VOS5mV时，VGS10.6VVth1，M1截止，电路不工作。所以必须引入适当对称的失
10、调以确保VOS0。,2019/6/19,增益的提高,27,高增益差动共源共栅级结构,2019/6/19,增益的提高,28,高增益差动共源共栅级结构（续）,提高负载通路上的输出电阻,5、共模反馈,在考虑沟道效应时节点电压能确定吗？,首先回答几个问题,原因,2019/6/19,共模反馈,31,5、共模反馈,电路的失配使电路产生“共模误差” 右图的pmos电流源做负载的电路的共模电平不容易确定 失配使电流出现误差，进而影响晶体管的工作状态（脱离饱和区） CM不能通过差动反馈达到稳定。,CMFB： 检测输出共模电平 同一个参考电压比较 将误差送回放大器偏置网络,CMFB： 检测输出共模电平 同一个参考
11、电压比较 将误差送回放大器偏置网络 首先分析如何检测输出共模电平,2019/6/19,共模反馈,33,检测输出共模电平,R1和R2必须比输出电阻大很多，否则影响增益,电阻检测,源级跟随器,I1和I2以及R1和R2必须足够大，以避免当输出出现大摆幅时，M7,8 “挨饿”（缺电流）,优点是不用采用大的电阻，检测的共模电平比输出CM低VGS7,8,输出摆幅降低，比没采用源跟随器结构大约减小一个VTH,2019/6/19,共模反馈,34,检测输出共模电平（续）,深线性区的MOS管的共模检测,总电阻,必须保证M7和M8处于深线性区,M7的栅源电压必须远大于VTH，否则M7脱离深线性区（VP0）；,要超过
12、两个过驱动电压，即限制了输出电压摆幅,总结检测输出共模电平一共有三种方法,2019/6/19,共模反馈,36,控制共模电平,Vout,CM VE IM3,4 Vout,CM ,如果环路增益大，则反馈网络迫使Vout,CM趋近VREF,当采用电阻检测方式时，,2019/6/19,共模反馈,37,控制共模电平（续）,Vout,CM Iss1 IM5,6 Vout,CM ,当采用电阻检测方式时，对于折叠cascode放大器， CMFB也可以控制输入差动对的尾电流源,2019/6/19,共模反馈,38,控制共模电平（续）,其中,令,缺点： Vout,CM是器件参数的函数 Ron7| Ron8上的压降V
13、P限制输出摆幅 欲 VPM7和M8 C,反馈加到输入差动对的尾电流上（folded cascode opamp）,当采用深线性区的MOS管的共模检测时，,得到,2019/6/19,共模反馈,39,控制共模电平（续）,Vb的确定：通过一个电流镜来确定Vb，使ID9跟踪I1和VREF。,令,这样，当Vout,CM=VREF时，ID9=I1。注意相等的前提VDS15=VDS9，图中VDS9是变化的！,由于VDS15VDS9，沟道长度调制效益导致误差。增加M17和M18，保证VDS15VDS9,上述第二个问题可以通过把反馈加到输入差动对的尾电流上解决，但Vb？,2019/6/19,输入范围限制,40,
14、6、输入范围限制,大的共模输入范围,在单位增益缓冲器中，输入摆幅等于输出摆幅,2019/6/19,输入范围限制,41,大的共模输入范围（续）,混合使用NMOS差动对和PMOS差动对,2019/6/19,转换速率,42,7、转换速率,转换速率（压摆率）：输入阶跃信号幅度很大时，实际的输出表现具有近似为常数的斜率，该常数定义为转换速率。,2019/6/19,转换速率,43,处理大信号时，运放工作于非线性区,转换速率限制大信号的工作速度,忽略被R1、R2抽取的电流,2019/6/19,转换速率,44,处理正弦信号V0sin0t,运放的转换速率必须超过V00,2019/6/19,电源抑制,45,8、电
15、源抑制,电源抑制比（PSRR）：从输入到输出的增益除以从电源到输出的增益。,二极管连接的MOS管具有钳位作用，电源增益为1，因此低频时，,2019/6/19,小结,46,性能比较,2019/6/19,一级运放设计实例,47,一级运放设计实例（optional）,约束条件 电源电压 工艺 温度,设计描述 小信号增益 频率响应 输入共模范围（ICMR） 输出摆幅 转换速率 功耗 负载电容CL,关系方程,2019/6/19,一级运放设计实例,48,设计步骤 1.由已知的CL并根据转换速率的要求（或功耗要求）选择ISS（I5）的范围； 2.计算满足频率要求的Rout范围，否则，改变ISS； 3.设计W
16、3/L3（ W4/L4 ）满足上ICMR（或输出摆幅）要求； 4.设计W1/L1满足增益要求； 5.设计W5/L5满足下ICMR（或输出摆幅）要求； 6.若达不到设计要求，重复上述过程。,2019/6/19,一级运放设计实例,49,设计电流镜负载的MOS差分放大器：VDD=5V，SR10V/s，CL5pF，功耗1mW，电压增益=100，1V ICMR 4.5V, f-3dB 100kHz。假定nCox=110 A/V2， pCox=50 A/V2 ，n0.04V-1， p0.05V-1（有效沟道长度为0.5 m时）， =0，VTHN| VTHP | =0.7V。,解：,1. 为满足转换速率的要求，功耗的要求,2. 3dB的要求，而,选取I5100A,3.,W3/L38,设计举例,2019/6/19,一级运放设计实例,50,4.,5.,W1/L118.4,W5/L5300,又根据,6.若不满足要求，重复以上步骤；例如调整M5和M1,2上的OD，以减小M5尺寸,
