1、一、 填空题1电子线路中的信号分为 和 两大类。2数字电路工作的信号是 ，所以数字电路中工作的半导体管多数工作在 状态，即不是工作在 状态，就是工作在 区，而 区只是一个过渡。3逻辑代数的三种基本运算是 、 和 。4基本逻辑关系有三种： 、 和 。5数字电路中，用 和 来表示对立的逻辑状态。6真值表是一种表明逻辑门电路 状态和 状态关系的表，它包括了全部可能的 组合及其对应的 。7在逻辑代数基本运算法则中： ， ， AA1A， 。AA8在逻辑代数基本定律中： ，A+AB= ，)(B。)(B9 （1011） 2=( )10， （36） 10=（ ） 2， （309） 10=（ ） 8421BCD
2、。10触发器按逻辑功能可以分为 触发器、 触发器、 触发器和 触发器。11在时钟脉冲的作用下，根据输入信号及 J、K 的不同情况，JK 触发器具有 、 、 和 逻辑功能。12用来累计和寄存输入脉冲数码的部件称为 。13能以二进制数码形式存放数或指令的部件称为 。14触发器有两个互补的输出端 Q、 ，定义 Q=1， =0 为触发器的 Q状态；Q=0， =1 为触发器的 状态。可见触发器的状态指的是 Q端状态。15一个与非型 RS 触发器中，当 = =1 时，触发器状态 ；当RS=0， =1 时，则 Q= ；当 =1， =0 时，则 Q= ；当RS= =0 时，触发器状态 。RS二、 选择题1凡是
3、在数值上和时间上不连续变化的信号是（ ）（A）模拟信号 （B）数字信号 （C）正弦信号 （D ）矩形信号2与门的逻辑功能是（ ）（A）有 1 出 1，全 0 出 0 （B）有 1 出 0，全 0 出 1（C）有 0 出 1，全 1 出 0 （D）有 0 出 0，全 1 出 13或门的逻辑功能是（ ）（A）有 1 出 1，全 0 出 0 （B）有 1 出 0，全 0 出 1（C）有 0 出 1，全 1 出 0 （D）有 0 出 0，全 1 出 14对于与逻辑电路，当输出 Y=1 时，输入应是（ ）（A）A=B=0 （B）A=1，B=0（C） A=0，B=1 （D）A=B=15当决定一件事情的几个
4、条件都满足后，这件事情才会发生，否则就不发生。这样的因果关系，称为（ ）（A）或逻辑关系 （B）与逻辑关系 （C）非逻辑关系 （D ）逻辑关系6当决定一件事情的几个条件中只要有一个条件得到满足，这件事情就会发生。这种关系称为（ ）（A）或逻辑关系 （B）与逻辑关系 （C）非逻辑关系 （D ）逻辑关系7能实现“有 1 出 0，全 0 出 1”的逻辑电路是（ ）（A）与非门 （B）或非门 （C）与或非门 （D ）异或门8能实现“有 0 出 1，全 1 出 0”的逻辑电路是（ ）（A）与非门 （B）或非门 （C）与或非门 （D ）异或门9如图所示电路，从电灯亮的角度看，F 与 A、B 之间应符合 ，
5、从电灯不亮的角度看，符合 。（A）与逻辑 （B）或逻辑（C）与非逻辑 （D）或非逻辑10如图所示电路，从电灯不亮的角度出发，实现的逻辑关系为（ ）（A） （B） （C） （D ）FAFABFABF11满足如图所示输入输出关系的门电路是（ ）（A）或非门 （B）与非门 （C）同或门 （D ）异或门12下列不是 3 线-8 线译码器 74LS138 的输出状态的是（ ）（A）01011100 （B）10111111 （C）11111111 （D ）1111111013组合逻辑门电路在结构上（ ）（A）由门构成且无反馈（B）由门构成且有反馈（C）含有记忆功能 （D）以上都正确14与非型基本 RS 触
6、发器，当 时，触发器的状态为 ( ) 01DSR，（A）0 （B）1 （C）保持原状态 （D）不确定14与非型基本 RS 触发器，当 时，触发器的状态为 ( ) D，（A）0 （B）1 （C）保持原状态 （D）不确定15.如图所示电路，由 JK 触发器构成了（ ）（A）D 触发器（B）T 触发器（C）基本 RS 触发器（D）同步 RS 触发器16.如图所示电路，由 JK 触发器构成了（ ）（A）D 触发器（B）T 触发器（C）基本 RS 触发器（D）同步 RS 触发器17.下列逻辑运算式，正确的是（ ）（A） （B ）0 BA（C） （D）)(CAB018.主从 JK 触发器，CP=0 时，J
7、K=11 ，则触发器的状态将（ ）（A）保持 （B）置 0 （C）置 1 （D）翻转19.一个八进制计数器，最多能记忆的脉冲数位（ ）（A）7 （B）8 （C）9 （D ）1018.一个六十进制计数器，最多能记忆的脉冲数位（ ）（A）60 （B）59 （C）61 （D ）1019.一个十进制计数器，需要由（ ）个触发器构成。（A）2 （B）3 （C）4 （D ）520.欲表示十进制数的十个数码，需要二进制数码的位数为（ ）（A）2 位 （B）3 位 （C）4 位 （D ）10 位21.下列电路不属于时序电路的是（ ）（A）同步计数器（B）数码寄存器（C）译码器（D ）异步计数器判断题（ ）1
8、（1000101）2=（69）10= （01101001）8421BCD。（ ）2或门通常有多个输入端，一个输出端。（ ）3组合逻辑电路是一种具有记忆能力的电路，即输入状态消失后输出状态不变。（ ）4基本 RS 触发器也可以用或非门实现。（ ）5RS 触发器只能由与非门构成。（ ）1JK 触发器都采用下降沿触发的。（ ）2触发器具有记忆能力，是一种最简单的时序逻辑电路。（ ）1已知逻辑式 ,则 B=C。CAB（ ）1组合逻辑电路是由不加反馈的基本门电路构成。（ ）1在触发器的逻辑符号中，用小圆圈表示反相。三、 简答题1某比赛设计一名主裁判 A 和两名副裁判 B、C。至少有两名裁判同意，且其中必
9、有主裁判 A 同意时，表决才被认可。试设计这个多数通过表决器的逻辑电路。（1）列出真值表；（2）写出逻辑函数表达式，并化简；（3）画出与非门逻辑电路。解：（1）用逻辑 1 表示裁判同意和表决通过，用 0 表示裁判不同意和表决不通过，则由已知条件列真值表为：A B C F 0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1（2） ABCABCF)(（3）画与非门逻辑电路2画出如图所示门电路的输出波形。3如图所示， （1）求出最简与或表达式；（2）列出真值表；（3）说明电路的逻辑功能。解：（1） BCABACF（2）真值表A B C A
10、C AB BC F 0 0 0 0 0 0 00 0 1 0 0 0 00 1 0 0 0 0 00 1 1 0 0 1 11 0 0 0 0 0 01 0 1 1 0 0 11 1 0 0 1 0 11 1 1 1 1 1 1（3）逻辑功能：ABC 有两个或两个以上为 1 时，输出为 1，否则为 0。4如图所示为一个编码电路，7 个输入端的状态表如下表所示，试把输出端F3、F2、F1 的对应状态填入表中。输入 输出A B C D E F G F3 F2 F10 0 0 0 0 0 01 0 0 0 0 0 01 1 0 0 0 0 01 1 1 0 0 0 01 1 1 1 0 0 01 1 1 1 1 0 01 1 1 1 1 1 01 1 1 1 1 1 15试说明如图所示电路的逻辑电路，并画出与 CP 脉冲相对应的各输出端波形（设各触发器初始态为 0） 。10. 试用 4 个 IJ 触发器实现 2、4、8、16 分频电路，并注明实现的条件。11. 如图所示为 JK 触发器的逻辑符号， CP、J、K 的波形如图所示。试画出对应的 Q 和 的波形（设初始态 Q=0） 。
