1、1電機三甲 硬體描述語言 期末考考卷學號： 姓名 1.如下 VHDL 程式請繪出輸出輸入方塊圖並清楚標示、功能真值表，並說明程式功能。 （30 分）輸出輸入方塊圖 功能真值表程式功能： 2.如下輸出輸入邏輯電路圖與部分 VHDL 程式，請完成 VHDL 空白程式。 （30 分）LIBRARY IEEE;USE IEEE. STD_LOGIC_1164.all ;ENTITY exam1 ISPORT( a , b : in STD_LOGIC ;y : out STD_LOGIC ) ;END exam1;ARCHITECTURE behavior OF exam1 ISBEGINproces
2、s (a,b)beginif ( a=0) or (b=0) theny=0;else y= 1;end if;End process;END behavior; 電機二乙 數位電路設計 期末考考卷學號： 姓名 LIBRARY IEEE;USE IEEE. STD_LOGIC_1164.all ;ENTITY IC_1 ISPORT( R , S : ;Q : ;END ;ARCHITECTURE behavior OF IC_and ISBEGINEND behavior; SRQ0 QIC_123. 如下之 VHDL 程式，請問執行後結果為：（20 分） data0 = 。data1 =
3、。4. 如下 VHDL 程式，請繪出執行後 D0、D1、D2、y 的波形圖。 （20 分）ARCHITECTURE behavior OF ex2 ISBEGIND1 = D0; D2 = not D1 ; process ( CLK ) begin if ( CLK event ) and ( CLK = 0 ) theny = D0 ;D0 = input ;end if ;end process;END behavior;architecture Behavioral of ex15a istype ROM_type is array ( 0 to 3 ) of std_logic_vector( 7 downto 0 ) ; Constant ROM : ROM_type := ( “00000001“, “00000010“, “00000100“, “00001000“ );begindata0 = ROM(1) ;data1 = ROM(3) ; end Behavioral;1
