1、东南大学计算机学院,主讲教师： 徐造林,计算机系统组成,总复习,第1章 数字逻辑电路,1、逻辑代数的基本运算，逻辑函数的最小项； 2、用卡诺图化简逻辑函数； 3、组合逻辑电路、时序逻辑电路的特点； 4、组合逻辑电路、时序逻辑电路的分析与设计步骤； 5、译码器、计数器电路分析和简单设计。,第2章 计算机系统概论,一、计算机系统简介,计算机功能与软硬件，层次结构，结构与组成,二、计算机系统组成,1、冯诺依曼模型计算机,结构与组成； 数据表示与运算；存储程序原理：(程序存储方式、程序控制机制) (按逻辑顺序)(一维、按地址)存储器结构 (自动、逐条)(操作码、地址码)指令格式,2、计算机硬件组成,3
2、、计算机软件组成系统软件/应用软件、高级语言程序/机器语言程序；,4、计算机工作过程,指令译码ID,功能部件,+“1”,地址形成部件,三、计算机系统性能指标,1、硬件性能参数*机器字长：CPU同时处理的位数； 常指CPU中哪个部件？*机器主频：单位(1KHz=1103Hz)；对应CPU哪个时序信号？*存储容量：单位(1KB=1210B)，最大主存容量；,2、系统性能指标,3、性能设计*冯诺依曼模型性能瓶颈：CPU-MEM、指令串行执行；*优化方法：平衡设计、CPU性能设计,*响应时间：T响应TCPUTI/O等待，TCPUINCPITC*吞 吐 量：TPIN(任务i)TCPU(任务i),第3章
3、数据的表示,一、数据的编码,1、数制及转换,2、机器数及其编码,原码、补码、反码、移码的定义、特性、相互转换；,3、十进制数编码(BDC码),4、字符及字符串编码字符码的类型，字符编码与字符数据，字符串常见编码方法,5、检验码*冗余检验思想：检错及纠错原理；*奇偶校验码 ：编码原理、校验方法、校验能力；,二、数据的表示,1、数值数据的表示方法*硬件特征：二进制表示(只有0/1)、定长运算；*表示方法：进制、符号、小数点、数码长度、运算方法；*数据的表示属性：表示格式、编码方式、数码长度；,2、数的定点表示定点表示方法，定点数的表示及范围 ； 有符号数及无符号数,3、数的浮点表示浮点表示方法，浮
4、点数的表示、规格化 ；IEEE754 标准浮点数真值的计算公式：(-1)s1.f2e-127,4、非数值数据的表示*字符的表示：表示方法，关系运算处理方法；*逻辑数的表示：表示方法，运算处理方法,硬件需设置状态位(Z、C/S),与机器字长、主存字长的关系,三、定点数的运算方法,1、移位运算(逻辑/算术)移位规则、溢出判断方法,2、补码加减运算,*运算规则：AB补A补B补，AB补A补-B补,*溢出判断：OVR ,*无符号数运算：与有符号数相同，仅溢出判断不同,3、原码一位乘法运算,运算规则、硬件配置、算法流程，无符号数乘法,四、浮点数的运算方法,浮点加减运算规则与警戒位、运算步骤、算法流程,一、
5、算术逻辑单元ALU,2、ALU组成ALU功能(满足数据运算要求)ALU结构(以加法器为基础)ALU组成(组合逻辑电路),1、加法器组成全加器、串行进位加法器，并行进位逻辑、并行进位加法器,3、运算器组成运算器ALU状态REGCPU运算器状态REGVCSZ,第4章 运算器,第5章 存储系统,一、存储系统概述,1、存储器性能指标,二、半导体存储器,2、层次结构存储系统用户需求的矛盾，程序访问局部性，层次结构与存储器,2、DRAM存储元及芯片组成，行刷新与引脚，读写时序，刷新方式,3、ROM 芯片特征、存储元状态、读写控制,1、SRAM存储元组成，芯片组成、参数与引脚 ，读写时序,三、主存储器,1、
6、主存储器组成应用需求，主存组成(ROM+RAM)、应用特性,2、主存储器逻辑设计,SRAM及DRAM芯片的位扩展、字扩展、字位扩展设计芯片信号及连接模块信号,3、主存储器与CPU的连接,CPU外部接口，主存所有信号线与CPU引脚的连接,4、提高访存速度的措施CPU访存特征，多模块MEM(并行方式、交叉方式)，高性能MEM：(EDO DRAM、SDRAM、DDR SDRAM)，双端口MEM,四、Cache,1、Cache基本原理,功能与引脚，性能，与主存交换单位、存储空间管理，基本工作原理，结构与组成；,2、Cache相关技术,*地址映像及变换：全相联、直接、组相联映像规则、目录表结构、地址变换
7、方法,*写策略：命中策略/不命中策略的原理、组合,*替换算法：RAND、FIFO、LRU算法原理、实现方法、特点,Cache地址格式,主存地址格式,*直接映象（块冲突概率最高）,例: 一个具有16KBCache的微处理器，主存容量4MB、按字节编址，主存块及Cache块大小均为16B。在直接映像及2路组相联映像方式时，问主存地址为2DE8F8H的单元在Cache中的位置是什么？,直接映像,五、虚拟存储器,1、虚拟存储器概述VM定义、组成，工作原理，主存存储管理(VM-MM)的组织,3、虚拟存储器工作过程完成访问过程，地址变换优化与TLB，优化后完成访问过程,2、虚拟存储器存储管理段式、页式、段
8、页式的存储管理方法及地址变换方法, Pentium存储器的地址转换方式,10 10 12,第6章 指令系统,一、指令系统组成,1、指令功能操作数的类型及长度，操作的类型(功能、操作数及个数),*指令系统：机器指令，指令系统定义、与软硬件关系,2、指令格式*约定参数：,*操作码：操作类型的编码方法*地址码：操作数地址及下条指令地址的表示方法*指令字：组成、特征、结构,二、操作数存放与寻址方式,1、操作数存放方式数据在REG、MEM、指令中的存放，不同长度的表示方法堆栈、操作步骤与存取特征，MEM堆栈,2、寻址方式*指令寻址：顺序与跳转，显式与隐含*数据寻址：方式与地址形成、操作数有效地址EA的计
9、算。,三、指令系统举例及发展,性能、优化方法，CISC，RISC,学习要求：能够编写给定指令系统的程序，进行量化分析,第7章 中央处理器,一、CPU结构与工作原理,1、CPU功能与结构五大功能部件及基本结构，寄存器组织,2、CPU工作流程指令系统指令周期，CPU功能CPU工作流程,3、指令执行过程指令执行过程基本操作微操作指令执行的微操作序列,4、数据通路组织性能与微操作步，数据通路种类，单总线通路运算器组织，微操作序列微操作步序列,*指令控制：程序执行过程指令执行过程循环,*操作控制：产生指令控制及指令功能实现的控制信号,*时间控制：实现操作控制中控制信号的时序,*数据加工：实现指令约定的算
10、术及逻辑运算功能,*中断处理：实现I/O操作的中断方式,CPU功能,二、控制器组成与工作原理,1、控制器基本结构CU(指令/时序/微操作形成)、BIU、中断机构,3、信号时序控制方式 同步方式、异步方式、联合方式；,4、微操作控制信号的形成微操作与微操作命令，微操作信号有效条件、形成电路；,三、硬布线控制器,结构，形成电路的设计方法,四、微程序控制器,1、微程序控制器思想、微指令与机器指令的关系OP命令序列微程序CM，自动、逐条取并执行微指令,2、微程序控制器组成原理,基本组成，微指令、机器指令的执行过程，工作原理,3、微指令格式及编码格式水平型/垂直型，操作控制字段编码方式(3种),4、微指
11、令地址形成方式 -顺序控制字段编码方式计数器法、下址法、方式应用,5、微程序控制器设计,学习目标：掌握基本原理，进行量化分析；设计给定指令系统对应的CPU。,五、CPU举例,六、指令流水技术,8086 CPU的基本参数、基本结构、存储管理、控制器组成；,1、流水线基本原理工作原理（器件分离、时间重叠）、基本要求、分类、性能,2、流水线相关处理结构相关、数据相关、控制相关的处理方法与硬件配置,3、高性能流水线超级流水线、超标量流水线、超长指令字(VLIW)流水线,第8章 总线及互连,一、总线概述,定义、分类(含组成)、特性、性能指标,二、总线传输与控制,*操作步骤：4个阶段的任务（总线请求与仲裁
12、阶段、寻址阶段数据传送阶段、结束阶段），各部件动作；*总线仲裁：3种方式（链式查询方式 、计数器定时查询方式 、独立请求方式）的信号线连接、仲裁原理及特点；*总线定时：3种协议（同步协议、异步协议、半同步协议）的定时及传输原理、信号线及特点；*传输模式、总线标准：,三、总线互连结构,*互连结构：单总线及特点，多总线与提高性能方法；*互连实现：接口单元种类、接口单元功能,五、影响总线带宽的因素,(1) 数据总线宽度； (2) 信号线是专用还是分时复用； (3) 是否允许大数据块传送。,四、总线带宽的计算及串行总线异步通信,第9章 输入输出系统,2、I/O设备与主机的联系编址方式及其影响，寻址实现
13、，联络方式,一、I/O系统组成,1、I/O系统组成目标(可扩展性、CPU性能)，组成(设备+接口+管理，I/O指令),3、I/O传送控制方式目标(减少占用CPU时间、提高传送速度)，控制方式,二、I/O设备,1、I/O设备 键盘、鼠标、显示器、打印机的组成及工作原理,磁盘MEM的信息记录格式、组成，RAID，光盘MEM,2、存储设备 结构，操作步骤，性能指标(存储容量、寻址时等)；,1、I/O接口功能设备选址、数据缓冲、操作中转、信号转换、状态监视,三、I/O接口,2、I/O接口组成*硬件组成：功能部件，两段式工作过程；,*软件组成：I/O端口I/O指令驱动程序,四、程序查询方式,1、程序查询
14、方式流程传送控制原理，接口程序模型；,2、接口硬件组织部件设置(RD/BS状态)，工作过程(响应总线操作、触发部件工作),3、无条件传送方式 传送控制原理(直接操作)、接口组织(无需状态),五、程序中断方式,1、中断概念*中断与中断I/O方式：注意基本概念,*中断分类：分类/应用方法实现方法,2、I/O中断过程,*中断处理：中断服务(单重/多重区别)，中断返回,*中断响应：步骤，任务及实现方法、I/O中断请求响应条件,3、I/O中断的组织,*I/O接口：部件设置，查询/中断方式的选择，中断请求产生、中断响应、中断请求撤消；,中断控制器(功能，组成请求REG/编码器),*多重中断：尚未服务机构、
15、正在服务机构、比较机构；*中断屏蔽：增设屏蔽REG、屏蔽中断请求的实现,*识别中断源：连接方式(共用请求、独立请求)，判优方式(软件查询/串行判优/并行判优)，,学习目标：掌握基本原理，进行量化分析,六、DMA方式,1、DMA方式概念传送控制原理(I/O接口控制传送、批量传送)，DMA方式对CPU的要求(负责准备及结束工作、传送时让出总线),2、DMA的传送方式暂停CPU访问/周期挪用/与CPU交替访问方式的原理及特点,3、DMA的传送过程DMA接口基本组成，预处理、数据传送、后处理的功能及实现,4、DMA的硬件组织基本型DMA接口、增强型DMA接口(选择型/多路型),1. 用4k8bits存
16、储器芯片构成16k8bits存储器系统，请画出逻辑结构图，并给出每个芯片的地址范围。 解：,典型例题：,若用4k8bits存储器芯片构成24k8bits存储器系统?,2.假定CPU的数据通路结构如图所示，请写出下列指令的操作控制步序列。 (a)将立即数NUM加到寄存器R1中； (b)将存储单元NUM的内容加到寄存器R1中；,（a）将立即数NUM加到寄存器R1中；该指令是双字指令 1 PCout，MARin，READ 2 WMFC 3 MDRout，IRin 4 PCout，MARin，READ 5 WMFC 6 MDRout，Yin 7 R1out，ADD，Zin 8 Zout，R1in，EN
17、D,（b）将存储单元NUM的内容加到寄存器R1中，该指令是单字指令1PCout，MARin，READ2WMFC3MDRout，IRin4 IR地址段out， MARin， READ5、 WMFC6、 MDRout，Yin7R1out，ADD，Zin8Zout，R1in，END,考试题型,例1：八位二进制补码所能表示的十进制整数范围是_至_，其补码分别为 和 。例2：CPU响应某I/O中断请求的条件是无DMA及更高级请求、该I/O中断请求有效、 及 。,1、选择题（2分13）,例1：集中式总线仲裁中， 方式对接口电路故障最敏感。A.独立请求 B.计数器定时查询 C.菊花链查询 例2：假定下列带奇偶校验位的字符码均没有数据错误，采用偶校验方式的字符码是 。A.11001011 B.11010110 C.11000001 D.11001001,2、填空题（1分16）,例：若X-1011，Y+1101，求X原、-Y补、X移，求X+Y补，用Booth算法求XY。,例：简述冯诺依曼计算机模型的存储程序原理。,例1：用1K4位的SRAM芯片组成2K8位的存储系统，请说明需多少芯片、画出逻辑结构图(含引脚)。例2：单总线结构CPU中，请写出指令R1(R2)+R3的微操作步（命令）序列。,3、计算题（6分4）,4、简答题（5分2）,5、应用题（12分2）,要求：知识点掌握量化分析及简单设计,
