1、*学院（论文）1华侨大学厦门工学院数字逻辑系统设计 课程设计报告题 目： 篮球竞赛 30 秒计时器专业、班级：13 级光电 2 班 学生姓名： 周大东 学 号： 1302502038 指导教师： 杨艺敏 2015 年 月 日*学院（论文）2篮球竞赛 30 秒计时器摘要：本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛 30 秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。本设计完成的中途计时功能，实现了在许多的特定场合进行时间追
2、踪的功能，在社会生活中也具有广泛的应用价值。此计时器的设计采用模块化结构，主要由以下 3 个组成，即计时模块、控制模块、以及译码显示模块。在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。此电路是以时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。关键词： 计时器 ； 光电报警 ； 模块化. 计 时 器 概 述：1.1 计时器的特点及应用 随着社会文明的进步和科学技术的发展，先进的电子技术在各个学科和技术领域占有不可或缺地位。在我国现代化建设的发展进程中，数字电子技术的应用也越来越广泛。而计时器恰恰是数字电子技术的一个重要组
3、成部分，计时器是一个用来实现计数功能的时序部件，它不仅可以用来计脉冲个数，还常用来做数字系统的定时、分频，执行数字运算，以及其他特定的逻辑功能等等。1.2 设计任务及要求*学院（论文）31.2.1 基本要求：（1）具有显示 30 秒的计时功能。计时器为 30 秒递减计时器，其计时间隔为 1 秒。（2）设置外部开关，控制计时器的直接清零，启动和暂停/连续功能。 （3）计时器递减计时到零时，数码显示不能灭，同时发出光报警信号。1.2.2 设计任务及目标： （1） 根据原理图分析各单元电路的功能； （2） 熟悉电路中所用到的各集成块的管脚及其功能； （3） 进行电路的装接、调试，直到电路能达到规定的
4、设计要求； （4） 写出完整、详细的课程设计报告。1.2.3 主要参考器件： NE555 74LS161（1） 74LS192（2）21 设计原理30 秒计时器的总体参考方案框图如图 2-1 所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成 30 秒计时功能，而控制电路完成计数器的直接清零、启动、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。外部操作开关图 2-1 30 秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故
5、电路可采用 555 集成电路或由 TTL 与非门组成的多谐振荡器构成。秒脉冲发生器 计数器 译码显示控制电路 报警电路*学院（论文）4译码显示电路由 74LS48 和共阴极七段 LED 显示器组成。报警电路在实验中可用发光二极管代替。 22 设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成 30s 计时功能，而控制电路具有直接控制计数器的启动、暂停连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号 CP，同时计数器完成
6、置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；当暂停连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停连续开关拨在连续时，计数器继续递减计数。系统设计框图如图 2-1 所示。篮球竞赛 30 秒计时器实验电路如图 2-2 所示。如果根据实验所提供的参考器件，还可在秒脉冲发生模块上做些变化，前者产生的脉冲周期直接是 1 秒；如果让其产生的秒脉冲频率为 10Hz，触发脉冲输出的方波周期为 0.1 秒，再将该脉*学院（论文）5图 2-2 篮球竞赛 30 秒计时器冲信号送到由 74LS161 构成的分频器，由 74LS161 输出的脉冲周期为 1 秒，再将该信号送
7、到计数器 74LS192 的 CP 减计数脉冲端。如此就可得到两个方案，由于两方案原理相同，故本设计只采用方案一所述，即直接由 555 多谐振荡器产生脉冲周期为 1 秒的脉冲。其电路如图 2-2 所示。 23 单元模块2.3.1 8421BCD 码递减计数器模块计数器选用汇总规模集成电路 74LS192 进行设计较为简便，74LS192 是十进制可编程同步加锁计数器，它采用 8421 码二-十进制编码，并具有直接清零、置数、加锁计数功能。图 2-3 是 74LS192 外引脚及时序波形图。图中 、 分别是加计数、减计UCPD数的时钟脉冲输入端（上升沿有效） 。*学院（论文）6是异步并行置数控制
8、端（低电平有效） ， 、 分别是进位、借位输出LDCOB端（低电平有效） ，CR 是异步清零端，D3-D0 是并行数据输入殿，Q3-Q0 是输出端。74192 的功能表见下表 2-1 所示。其工作原理是：当 =1，CR=0 时，若时钟LD脉冲加到 端，且 =1 UCPD图 2-3 74LS192 外引脚及时序波形图图 2-3 74LS192 外引脚及时序波形图*学院（论文）7CPULDRD 功 能1 x x xx x000 10 111清零 零零置数 数加法计数减法计数CPD则计数器在预置数的基础上完成加计数功能，当加计数到 9 时， 端发出进CO位下跳变脉冲；若时钟脉冲加到 端，且 =1，则
9、计数器在预置数的基础DCPU上完成减计数功能，当减计数到 0 时， 端发出借位下跳变脉冲。由BO74LS192 构成的三十进制递减计数器如下图 2-4 所示图 2-4 8421BCD 三十递减计数器其预置数为 N=（00110000）= (30)10。它的计数原理是 : 只有当低位 端发出借位脉冲时 , 高位计数器才作减1BO计数。当高、低位计数器处于全零 , 且 为 0 时 , 置数端 =0, 计DCP2LD数器完成并行置数 , 在 端的输入时钟脉冲作用下 , 计数器再次进入下DP一循环减计数。2.3.2 时钟模块为了给计数器 74LS192 提供一个时序脉冲信号,使其进行递减计数,本设计采
10、用555 构成的多谐振荡电路(即脉冲产生电路),其基本电路如图 2-6 示.*学院（论文）8其中 555 管脚图如下图 2-5 示.由 555 工作特性和其输出周期计算公式可知,其产生的脉冲周期为: T=0.7(R1+2R2)C 。 因此,我们可以计算出各个参数通过计算确定了 R1 取 15k 欧姆,R2 取 68k 欧姆,电容取 C 为 10uF、C1 为 0.1uF,.这样我们得到了比较稳定的脉冲,且其输出周期为 1 秒.图 2-5 555 管脚图 4 8162357R1R2CuC555uoVcc0.1uF10uF68K15K*学院（论文）9图 2-6 555 多谐振荡电路图2.3.3 辅
11、助时序控制模块为了保证系统的设计要求 , 在设计控制电路时 , 应正确处理各个信号之间的时序关系。从系统的设计要求可知 , 控制电路要完成以下四项功能 : 操作 “直接清零”开关时 , 要求计数器灭灯。 闭合 “启动” 开关时 , 计数器应完成置数功能 , 显示器显示 30 秒字样 ; 断开“启动”开关时 , 计数器开始进行递减计数。 当 “暂停 / 连续”开关处于 “暂停”位置时 , 控制电路封锁时钟脉冲信号 CP , 计数器暂停计数 , 显示器上保持原来的数不变 ， “暂停 / 连续” 开关处于“连续”位置时 , 计数器继续累计计数。 当计数器递减计数到零 ( 即定时时间到 ) 时 , 控
12、制电路应发出报警信号 , 使计数器保持零状态不变 , 同时报警电路工作。如图 2-7 所示.图2-7 光电报警电路当计数到零时,两计数器借位端输出多为低（0）,故本设计将高位片借位反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警2BO信号,完成报警功能,而在递减计数时 , 端输出为高（ 1）,二极管不报警.2BO*学院（论文）10图 2-8 辅助时序控制电路图（时钟信号控制电路） 接 74LS192 的预置数控制端, 当开关 合上时 , =0,74LS192 LD1SLD进行置数 ; 当 断开时 , =1,74LS192 处于计数工作状态 , 从而实现功1SLD能的要求，
13、当然本设计只要将启动信号直接加到置数端，见图2-2。图2-8 是时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与禁止。当定时时间未到时 ,74LS192 的借位输出信号路 , =1, 则 CP 信号受 “暂停 / 连 续” 开2BO关 的控制 , 当 处于“暂停 ” 位置时 ,门 输出 0, 门 关闭 , 封2S2S3G2锁 CP 信号 , 计数器暂停计数 ; 当 处于 “连续 ”位置时 , 门 输出 1, 2S3G门 打开 , 放行 CP 信号 , 计数器在 CP 作用下 , 继续累计计数。 2G当定时时间到时 =0, 门 G2 关闭, 封锁 CP 信号, 计数器保持零状态2BO不变。
14、从而实现了功能、 的要求。注意 , 是脉冲信号 , 只有在 2BO保DCP*学院（论文）11持为低电平时, 输出的低电平才能保持不变。至于功能的要求, 可通2BO过控制 74LS192 的异步清零端 CR 实现 ( 图中未画出 ) 。234 译码显示模块此模块主要是由74LS48译码器和共阴极七段LED显示器组成，通过计数器加到译码器，从而实现共阴极七段LED显示器从30递减到零的计数显示功能。1.74LS48是七段显示译码器，其管脚图如下图2-9所示。现将各管脚功能介绍一下： A、B、C、D是BCD码的输入端； a,b,c,d,e,f,g是输出端； 试灯输入端 ：低电平有效。当 0时， LT
15、LT数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏； 动态灭零输入端 ：低电平有效。当 1、 0、且译码输入为0RBILTRBI时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据 0034.50可显示为34.5；灭灯输入/动态灭零输出端 ：这是一个特殊的端钮，有时用作输入，O有时用作输出。当 作为输入使用，且 0时，数码管七段全灭，与译RBRB码输入无关。当RBOBI/作为输出使用时，受控于 和 ：当 1且LTILT 0时， 0；其它情况下 1。本端钮主要用于显示多位数字时，RBIOO多个译码器之间的连接。*学院（论文
16、）12图 2-9 74LS48 管脚图2.共阴极七段LED显示器是较常用的显示数码管，但在使用时要注意的是：1.看清楚自己用的数码管是共阴极还是共阳极的，最好在焊之前用万电用表测一下它的极性，其管脚图如下图2-10所示，如果为共阴极的，其管脚COM端接地；如果为共阳极的，起管脚COM段要接高电平。2.还要注意在数码管电路上加上一保护电阻，起限电流的作用。图 2-10 共阴极七段 LED 显示器管脚图 设计体会：这次的实现设计，是我感受最深收获最大的一次。作为一个电子系的学生，设计肯定是我们以后的发展方向。这正好是一次最好的理论结合实践。从通过理论设计，到仿真软件仿真，再到确定具体方案，再到安装
17、实际电路，最后到调试电路、成型。整个过程都需要我充分利用所学的知识进行思考、借鉴。这次的设计可以说是对目前学习知识最全面的检验设计过程很复杂很累，但是更觉得充实。在设计过程中，构想思路很重要，稍微一个小错误就会导致后面一大不饿错误，因此在这之前我查阅了很多相关的资料书籍。在设计过程中最难得要属安装、焊接过程了，这是是一个考验人耐心*学院（论文）13的过程，对电路的安装、焊接、分析、调试要循序渐进，不能急躁。因为在仿真软件上较理论上还是存在一定的差距，仿真能出来结果的在实际电路不一定就能出来，这就需要我们有耐心，寻找一个比较正确的调试方法。要做好本次的课程设计，熟练掌握课本理论知识是前提。这样才
18、能对试验中出现的问题进行一定的分析和解决。能完成本次设计，离不开老师辛勤地指导帮助，老师能在百忙中来指导我，使我能更好地完成设计。总之，感谢老师的指导！结论：本设计主要通过模块化思想，逐步实现设计所需达到的功能要求：时钟模块为递减计数提供一个频率为1Hz的脉冲信号，从而实现计数器计数间隔为1秒钟；计数、译码显示模块主要是为了达到能显示递减计数功能；报警模块是为了实现当减计数到零时发出光电报警信号；控制模块主要是为了实现计时器的启动、直接清零和暂停/连续功能，其中在直接清零时，由外控制开关控制译码器消隐端，从而可以实现显示译码器灭灯；通过暂停/连续开关从而实现断点计时功能。至此，本设计能完成所有任务及要求。*学院（论文）14数字逻辑系统设计课程设计成绩评定表序号 评价指标 满分值 得分1 引言（研究目的、意义） 102 方案的选择及其论证充分、合理 103 基本原理框图的设计思路正确、有新意 104 各功能模块的电路仿真 155 系统的安装调试，基本功能的实现 256 作品的扩展功能与创新 107 报告结构合理、规范，条理清晰 108 课程设计过程中的学习态度认真、出勤率高 10总 评教师评语：指导教师 年 月 日*学院（论文）15
