1、计算机组成原理试题 一、选择题（共 20 分，每题 1 分）1用户与计算机通信的界面是_。ACPU ；B外围设备；C应用程序；D系统程序。2零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D程序计数器自动加+1。3水平型微指令的特点是_。A一次可以完成多个操作；B微指令的操作控制字段不进行编码；C微指令的格式简短；D微指令的格式较长。4有些计算机将一部分软件永恒地存于只读存储器中，称之为_。A硬件；B软件；C固件；D辅助存储器。5主机与设备传送数据时，采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。6计
2、算机中有关 ALU 的描述， _是正确的。A只做算术运算，不做逻辑运算；B只做加法；C能存放运算结果；D以上答案都不对。7所谓三总线结构的计算机是指_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和 DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D以上都不对。8集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D总线式。9某一 RAM 芯片，其容量为 5128 位，除电源和接地端外，该芯片引出线的最少数目是_。A21；B17；C19；D20。10活动头磁盘存储中，信息写入或读出磁盘是_进行的。A并行方式；B串行方式；C串
3、并方式；D并串方式。11以下叙述_是正确的。A外部设备一旦发出中断请求，便立即得到 CPU 的响应；B外部设备一旦发出中断请求，CPU 应立即响应；C中断方式一般用于处理随机出现的服务请求；D程序查询用于键盘中断。12下列_种说法有误差。A任何二进制整数都可用十进制表示；B任何二进制小数都可用十进制表示；C任何十进制整数都可用二进制表示；D任何十进制小数都可用二进制表示。13堆栈寻址方式中，设 A 为累加器，SP 为堆栈指示器，MSP为 SP 指示的栈顶单元，如果进栈操作的动作顺序是(SP 1) SP，(A) MSP，那么出栈操作的动作顺序应为_。A(MSP) A，(SP) + 1 SP ；B
4、(SP) + l SP，(MSP) A；C(SP) 1 SP ，(MSP) A；D以上都不对。14指令寄存器的位数取决于_。A存储器的容量；B指令字长；C机器字长；D存储字长。15在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制；B异步控制；C联合控制；D人工控制。16下列叙述中 _是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序；D指令就是微指令。17CPU 中的译码器主要用于_ 。A地址译码；B指令译码；C选择多路数据至 ALU；D数据译码。18直接寻址的无条件转移指令功能是将指令中的地址码送入_
5、。APC；B地址寄存器；C累加器；DALU 。19通道程序是由_组成。AI/O 指令；B通道控制字（或称通道指令） ；C通道状态字；D微程序。20在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分，_。A二者都是串行存取；B磁盘是部分串行存取，磁带是串行存取；C磁带是部分串行存取，磁盘是串行存取；D二者都是并行存取。二、填空题（共 20 分，每题 1 分）1完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2常见的数据传送类指令的功能可实现 A 和 B 之间，或 C 和 D 之间的数据传送。3微指令格式可分为 A 型和 B 型两类，
6、其中 C 型微指令用较长的微程序结构换取较短的微指令结构。4在 Cache主存的地址映象中， A 灵活性强， B 成本最高。5若采用硬件向量法形成中断服务程序的入口地址，则 CPU 在中断周期需完成 A 、B 和 C 操作。6某小数定点机，字长 8 位（含 1 位符号位） ，当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 A 、 B 、 C （均用十进制表示） 。1005008001011023004004014023 （6 分）设某机有四个中断源 A、B、C、D，其硬件排队优先次序为 A B C D，现要求将中断处理次序改为 D A C B。（1）写出每个中断源对应的屏蔽字。（2
7、）按下图时间轴给出的四个中断源的请求时刻，画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20 s。七、设计题（10 分）设 CPU 共有 16 根地址线和 8 根数据线，并用 MREQ 作访存控制信号，WR 作读写命令信号（高电平读，低电平写） 。设计一个容量为 32KB，地址范围为 0000H7FFFH，且采用低位交叉编址的四体并行存储器。要求：（1）采用下图所列芯片，详细画出 CPU 和存储芯片的连接图。（2）指出图中每个存储芯片的容量及地址范围（用十六进制表示） 。LDA M300800700400500200600B D A C5 1015203040 50 60
8、70 80 90t ( s)程序寻址方式 AC 内容（1）直接寻址（2）立即寻址（3）间接寻址（4）相对寻址（5）变址寻址（6）基址寻址 3总线仲裁4机器指令5超流水线四、计算题（5 分）设浮点数字长为 32 位，欲表示6 万的十进制数，在保证数的最大精度条件下，除阶符、数符各取 1 位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？五、简答题（共 15 分）1 “在计算机中，原码和反码不能表示 -1。 ”这种说法是否正确，为什么？（2 分）2除了采用高速芯片外，分别指出存储器、运算器、控制器和 I/O 系统各自可采用什么方法提高机器速度，各举一例简要说明。 （4 分）3异步通信
9、与同步通信的主要区别是什么，说明通信双方如何联络。 （4 分）4在 DMA 方式中，CPU 和 DMA 接口分时使用主存有几种方法？简要说明之。（5 分）计算机组成原理试题答案一、选择题（共 20 分，每题 1 分）1B 2C 3A 4C 5A 6D 7B8A 9C 10B 11C 12 D 13A 14B15A 16B 17B 18A 19B 20B二、填空题（共 20 分，每空 1 分）1A取指 B执行 C取指令和分析指令 D执行指令2A寄存器 B寄存器 C寄存器 D存储器3A垂直 B水平 C垂直4A全相联映象 B全相联映象5A保护程序断点 B硬件关中断 C向量地址送至 PC66A-127
10、/128 +127/128 B-1 +127/128C-127/128 +127/128三、名词解释（共 10 分，每题 2 分）1时钟周期答：时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。2刷新答：动态 RAM 靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写入（恢复） ，这一过程称作刷新，刷新是一行一行进行的，由 CPU 自动完成。3总线仲裁答：总线仲裁即总线判优，主要解决在多个主设备申请占用总线时，由总线控制器仲裁出优先级别最高的设备，允许其占用总线。4机器指令答：机器指令由 0、1 代码组成，能被机
11、器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由 0、1 代码组成，也能被机器直接识别。5超流水线答：超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。四、计算题（5 分）答： 因为 216= 65536则6 万的十进制数需 16 位二进制数表示。对于尾数为 16 位的浮点数，因 16 需用 5 位二进制数表示，即(16)十= (10000)二，故除阶符外，阶码至少取 5 位。为了保证数的最大精度，最终阶码取 5 位，尾数取 32 -1- 1 - 5 =
12、25 位。按这样分配，当阶码大于 +31 时，浮点数溢出，需中断处理。五、简答题（共 15 分）1 （2 分）答：“在计算机中，原码和反码不能表示 -1。 ”这种说法是错误的。因为对于整数而言，这种说法不成立。假设机器字长为 8 位（含 1 位符号位） ，在整数定点机中，-1原= 1,0000001 -1补= 1,1111111 -1反= 1,1111110。在小数定+ 机中，-1 的原码和反码不能表示，而-1补= 1.0000000。2答：存储器：采用多体交叉存储器（1 分）运算器：采用快速进位链（1 分）控制器：采用指令流水（1 分）I/O 系统：采用 DMA 方式（1 分）3答：（4 分
13、）同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。4答：（5 分）（1）停止 CPU 访问主存。这种方法 DMA 在传送一批数据时，独占主存， CPU 放弃了地址线、数据线和有关控制线的使用权。在一批数据传送完毕后，DMA 接口才把总线的控制权交回给 CPU。显然，这种方法在 DM
14、A 传送过程中，CPU 基本处于不工作状态或保持原状态。（2）周期挪用。这种方法 CPU 按程序的要求访问主存，一旦 I/O 设备有 DMA 请求，则由 I/O 设备挪用一个存取周期。此时 CPU 可完成自身的操作，但要停止访存。显然这种方法既实现了 I/O 传送，又较好地发挥了主存和 CPU 的效率，是一种广泛采用的方法。（3）DMA 与 CPU 交替访存。这种方法适合于 CPU 的工作周期比主存的存取周期长的情况。如 CPU 的工作周期大于主存周期的两倍，则每个 CPU 周期的上半周期专供 DMA 接口访存，下半周期专供 CPU 访存。这种交替访问方式可使 DMA 传送和 CPU 工作效率最高，但相应的硬件逻辑更复杂。
