1、1本科生期末试卷一答案 一 选择题1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二 填空题1. A.程序 B.地址 C.冯诺依曼2. A.浮点 B.指数 C.对阶3. A. 瞬时启动 B.存储器 C.固态盘4. A.软件 B.操作控制 C.灵活性5. A.总线带宽 B.传输速率 C.264MB / S三 解：（1）定点原码整数表示：最大正数：数值 = （2 31 1） 10最小负数：数值 = -（2 31 1） 10 （2）定点原码小数表示：最大正数值 = （1 2 -31 ） 10最小负数值 = -（1 2 -31 ） 10四 解：信
2、息总量： q = 64 位 4 =256 位顺序存储器和交叉存储器读出 4 个字的时间分别是：t2 = m T = 4200ns =810 7 (s)t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s)顺序存储器带宽是：W1 = q / t2 = 32 107 （位/ S）交叉存储器带宽是：W2 = q / t1 = 73 107 （位/ S）五 解：（1）操作码字段为 6 位，可指定 26 = 64 种操作，即 64 条指令。（2）单字长（32）二地址指令。（3）一个操作数在源寄存器（共 16 个） ，另一个操作数在存储器中（由变址寄存器内容 + 偏移量决定）
3、，所以是 RS 型指令。（4）这种指令结构用于访问存储器。六 解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有 4 个转移条件， 故该字段为 4 位（如采用字段译码只需 3 位） ，下地址字段为 9 位，因此控制存储器容量为 512 个单元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）对应上述微指令格式的微程序控制器逻辑框图如 B1.2 如下：其中微地址寄存器对应下地址字段，P 字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器 OP 码，各状态条件以及判别测试字段所给的判别标志（某一位为 1） ，转移逻辑输出修改微地
4、址寄存器的适当位数，从而实现微程序的分支转移。 0 111 111 111 111 111 111 111 111 111 11111 111 111 111 111 111 111 111 111 111 11112图 B1.2七 解：PCI 总线结构框图如图 B1.3 所示：图.B1.3PCI 总线有三种桥，即 HOST / PCI 桥（简称 HOST 桥） ，PCI / PCI 桥，PCI / LAGACY 桥。在 PCI 总线体系结构中，桥起着重要作用：（1） 它连接两条总线，使总线间相互通信。（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系
5、统中任意一个总线主设备都能看到同样的一份地址表。3（3） 利用桥可以实现总线间的猝发式传送。八 解：数据采集接口方案设计如图 B1.4 所示。现结合两种工作方式说明上述部件的工作。（1）定期巡检方式主机定期以输出指令 DOA、设备码；（或传送指令）送出控制字到 A 寄存器，其中用四位分别指定选中的缓冲寄存器（四个 B 寄存器分别与四个采集器相应） 。然后，主机以输入指令 DIA、设备码；（或传送指令）取走数据。（2）中断方式比较结果形成状态字 A ，共 8 位，每二位表示一个采集器状态： 00 正常 ，01 过低 ，10 过高。有任一处不正常（A 中有一位以上为“1” ）都将通过中断请求逻辑（
6、内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以 DIA、设备码；或传送指令）取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。图 B1.4九十4本科生期末试卷二答案 一选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空题1. A.高速性 B.先行 C.阵列。2. A.内容 B.行地址表 C.页表和段表。3. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。4. A.存储密度 B.存储容量 C.平均存取时间。5. A.组成结构 B.选择 C.多路。三 解：（1）x 0 , y 0 ,
7、 则 x + y 0X补 + Y 补 = x + y = X + Y 补 （mod 2）(2) x 0 , y 0 或 x + y 0 时，2+(x+y)2，进位 2 必丢失，又因(x+y)0,所以X补 + Y 补 =x+y= X + Y 补 （mod 2）当 x+y 0 , 则 x + y 0 或 x + y ALU CLR P字段下址字段各字段意义如下：R 通用寄存器读命令W通用寄存器写命令.RA0RA1读 R0R3 的选择控制。WA0WA1写 R0R3 的选择控制。LDSA打入 SA 的控制信号。LDSB打入 SB 的控制信号。SB-ALU打开非反向三态门的控制信号。SB-ALU打开反向
8、三态门的控制信号，并使加法器最低位加 1。CLR暂存器 SB 清零信号。 一段微程序结束，转入取机器指令的控制信号。SB-ALU6（2）ADD、SUB 两条指令的微程序流程图见图 B2.3 所示。七三种系统总线结构如图 B2.4 所示，从上到下为单总线，双总线，三总线： 7图 B2.4八解：设读写一块信息所需总时间为 T，平均找到时间为 Ts，平均等待时间为 TL，读写一块信息的传输时间为 Tm，则： T=TsT LT m。假设磁盘以每秒 r 转速率旋转，每条磁道容量为 N 个字，则数据传输率 =rN 个字/秒。又假设每块的字数为 n，因而一旦读写头定位在该块始端，就能在 Tm（n / rN）
9、秒的时间中传输完毕。TL 是磁盘旋转半周的时间，T L=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒8本科生期末试卷三答案 一 选择题1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C, D 9 B 10 B二 填空题1. A.原码 B.补码 C.反码2. A.指令寻址 B.顺序 C.跳跃3. A.存储器 B.指令周期 C.不相同的 4. A.ISA B.EISA C.VISA 5. A.VGA B.12801024 C.24 位 三解： x 原 = 1.01111 x 补 = 1.10001 所以 ： -x 补 = 0.01111 y 原 = 0.11001 y
10、补 = 0.11001 所以 ： -y 补 = 1.00111 x 补 11.10001 x 补 11.10001+ y 补 00.11001 + -y 补 11.00111 x + y 补 00.01010 x - y 补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出四解：由已知条件，机器字长 16 位，主存容量 128KB / 16= 64K 字，因此 MAR = 16位，共 128 条指令，故 OP 字段占 7 位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和 I / O 类指令，双字长用于访问主存的指令。15 9 5 4 3 2
11、 1 015 9 8 6 5 3 2 0寻址方式由寻址模式 X 定义如下：X = 000 直接寻址 E = D（64K ）X = 001 立即数 D = 操作数X = 010 相对寻址 E = PC + D PC = 16 位X = 011 基值寻址 E = Rb + D ，R b =16 位X = 100 间接寻址 E = （D ）X = 101 变址寻址 E = RX + D ，R X = 10 位五解：可采用多体交叉存取方案，即将主存分成 8 个相互独立、容量相同的模块M0，M 1，M 2， M7，每个模块 32M32 位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与 C
12、PU 传递信息，其组成结构如图 B3.3：OP R1 R2OP X R2 D 9图 B3.3CPU 访问 8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问 8 个存贮模块，由存贮器控制器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过 1 / 8 存取周期就访问一个模块。这样，对每个模块而言，从 CPU 给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对 CPU 来说，它可以在一个存取周期内连续访问 8 个存贮体，各体的读写过程将重叠进行。六解：加法指令“ADD X（R i） ”是一条隐含指令，其中一个操作数来自 AC0，另一个操作数在
13、数据存贮器中，地址由通用寄存器的内容（R i）加上指令格式中的 X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图 B3.4，相应的微操作控制信号列在框图外。 图 B3.4七解：分五个阶段：请求总线，总线仲裁，寻址（目的地址） ，信息传送，状态返回（错误报告） ，如图 B3.5 所示：10图 B3.5八解：该中断系统可以实行 5 重中断，中断优先级的顺序是，优先权 1 最高，主程序运行于最低优先权（优先权为 6） 。图 B3.2 中出现了 4 重中断。中断过程如下：主程序运行到 T1 时刻，响应优先权 4 的中断源的中断请求并进行中断服务；到 T3 时刻，优先权 4 的中断服
14、务还未结束，但又出现了优先权 3 的中断源的中断请求；暂停优先权 4 的中断服务，而响应优先权 3 的中断。到T4 时刻，又被优先权 2 的中断源所中断，直到 T6 时刻，返回优先权 3 的服务程序，到 T7时刻，又被优先权 1 的中断源所中断，到 T8 时刻，优先权 1 的中断服务完毕，返回优先权3 的服务程序，直到 T10 优先权 3 的中断服务结束，返回优先权 4 的服务程序，优先权 4 的服务程序到 T11 结束，最后返回主程序。图 B3.2 中，优先权 3 的服务程序被中断 2 次。而优先权 5 的中断未产生。九十11本科生期末试卷四答案 一. 选择题1. D 2. A 3. A，C
15、 4. B 5. B 6. B 7. B 8. C 9. A 10.C二. 填空题1 A .10000 亿次 B. 神威 C. 3840 亿 2 A.符号位 B. 数值域 C. 纯小数 3 A.容量大 B. 速度快 C. 成本低 4 A. Cache B. 浮点 C. 存储 5 A.设备控制器 B. 适配器 C. 主机三证明：当 x 0 时，x 0 = 0 ，x补 = 0.x1x2xn = xi 2-i =xi1当 x x 0 时，即 x 为正小数，则1 x 补 = x 0因为正数的补码等于正数本身，所以1 x 0.x1x2xn 0 ， x0 = 0当 1 x - 1 时，即 x 为负小数，根
16、据补码定义有：2 x 补 = 2 + x 1 （mod2）即 2 x 0.x1x2xn 1 ，x n= 1所以 正数： 符号位 x 0 = 0负数： 符号位 x 0 = 1若 1 x0 ， x0 = 0，则 x 补 = 2 x0 + x = x若 - 1 x 0所以有 x 补 = 2 x0 + x ，x 0 = 1 , 0 x -1四 解：（1）用虚拟地址为 1 的页号 15 作为快表检索项，查得页号为 15 的页在主存中的起始地址为 80000，故将 80000 与虚拟地址中的页内地址码 0324 相加，求得主存实地址码为 80324。 （4） 主存实地址码 = 96000 + 0128 =
17、 96128（5） 虚拟地址 3 的页号为 48，当用 48 作检索项在快表中检索时，没有检索到页号为 48 的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。五. 解:1）X=00 , D=20H ,有效地址 E=20H2) X=10 , D=44H ,有效地址 E=1122H+44H=1166H3) X=11 , D=22H ,有效地址 E=1234H+22H=1256H4) X=01 , D=21H ,有效地址 E=00
18、37H+21H=0058H225）X=11 , D=23H ,有效地址 E=1234H+23H=1257H六 解：（1）已知微地址寄存器长度为 8 位，故推知控存容量为 256 单元。所给条件中微程序有两处分支转移。如不考虑他分支转移，则需要判别测试位 P1 ，P 2（直接控制） ，故顺序控制字段共 10 位，其格式如下,A I 表示微地址寄存器：P1 P2 A1,A2 A8 （2）转移逻辑表达式如下：A8 = P1IR6T4A7 = P1IR5T4A6 = P2C0T4其中 T4为节拍脉冲信号。在 P1条件下，当 IR6 = 1 时，T 4脉冲到来时微地址寄存器的第 8 位 A8将置“1”
19、，从而将该位由“0”修改为“1” 。如果 IR6 = 0，则 A8的“0”状态保持不变，A 7，A 6 的修改也类似。根据转移逻辑表达式，很容易画出转移逻辑电路图，可用触发器强制端实现。图 B8.3七 解：（1）每道记录信息容量 = 12288 字节每个记录面信息容量 = 27512288 字节共有 4 个记录面，所以磁盘存储器总容量为 ：4 27512288 字节 = 13516800 字节（2）最高位密度 D1按最小磁道半径 R1计算（R 1 = 115mm）：D1 = 12288 字节 / 2R 1 = 17 字节 / mm最低位密度 D2按最大磁道半径 R2计算：R2 = R1 + （
20、275 5） = 115 + 55 = 170mmD2 = 12288 字节 / 2R 2 = 11.5 字节 / mm(3) 磁盘传输率 C = r N r = 3000 / 60 = 50 周 / 秒判别字段 下地址字段23N = 12288 字节（信道信息容量）C = r N = 50 12288 = 614400 字节 / 秒（4）平均等待时间 = 1/2r = 1 / (250) = 10 毫秒 （5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有275 个磁道。假定每个扇区记录 1024 个字节，则需要 12288 1024 字节 = 12 个扇区。由
21、此可得如下地址格式：14 6 5 4 3 0图 B 8.4八 解： 五个触发器的作用：中断屏蔽触发器（Im）：CPU 是否受理中断或批准中断的标志。Im 标志为“0”时，CPU 可 受理外界中断请求。中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号，IR 标志为“1”时， 表示设备发出了中断请求。允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。IE 为“1” 时，某设备可以向 CPU 发出请求。准备就绪的标志（RD）：一旦设备做好一次数据的接收或发送，便发出一个设备动作完毕 信号，使 RS 标志为“1” 。工作触发器（BS）：设备“忙”的标志。BS=1
22、，表示启动设备工作。 柱面（磁道）号 盘面（磁头）号 扇区号24图 B8.3九十本科生期末试卷九答案 一 选择题1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B 10. A 二 填空题1A.MMX B.多媒体扩展结构 C.图象数据 2A.定时协议 B.同步 C.异步 3A.内存 B.CPU C.I / O 4A.10000 亿 B.神威 C.美国、日本 5A.符号位 B.数值域 C.纯整数 三. 解： x 补 = 0.1011 ， y 补 = 1.1011 x 补 = 0.01011 ， y 补 = 1.11011 2121 x 补 = 0.001011
23、 ， y 补 = 1.11101144 - x 补 = 1.0101 ， - y 补 =0.0101 x 补 = 00.1011 x 补 = 00.1011+ - y 补 =00.0101 + y 补 = 11.101101.0000 00.0110符号位相异 x y 溢出 x+y=0.0110四. 解：（1）根据题意，存储器总量为 64KB，故地址线总需 16 位。现使用 16K1 位的动态 RAM 芯片，共需 32 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图 B9.3，其中使用一片 2 ：4 译码器。（2）根据已知条件，CPU
24、在 1s 内至少需要访存一次，所以整个存储器的平均读/ 写周期与单个存储器片的读 / 写周期相差不多，应采用异步刷新比较合理。对动态 MOS 存储器来讲，两次刷新的最大时间间隔是 2s。RAM 芯片读/ 写周期为0.5s，假设 16K 1 位的 RAM 芯片由 128 128 矩阵存储元构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为 2m / 128 = 15.6s，可取刷新信号周期 15s。25图 B 9.3五. 解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段 OP 为 6 位，可以指定 26 = 64 种操作。（3）一个操作数在源寄存器（共 16 个） ，另一个操
25、作数在存储器中（由基值寄存器和位移量决定） ，所以是 RS 型指令。六. 解：（1）a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数器 PC。（2）主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。(3)存储器读 ：M DR ALU AC存储器写 ：AC DR M七. 解：设读写一块信息所需总时间为 T，平均找到时间为 Ts，平均等待时间为 TL，读写一块信息的传输时间为 Tm，则：T=T sT LT m。假设磁盘以每秒 r 的转速率旋转，每条磁道容量为 N 个字，则数据传输率 =rN 个字/秒。又假设每块的字数为 n，因而一旦读写头定位在该
26、块始端，就能在 Tm（n / rN）秒的时间中传输完毕。TL 是磁盘旋转半周的时间，T L=（1/2r）秒，由此可得：T=Ts1/2rn/rN 秒 八. 解：假设主存工作周期为 TM，执行一条指令的时间也设为 TM 。则中断处理过程和各时间段如图 B9.4 所示。当三个设备同时发出中断请求时，依次处理设备 A、B、C 的26时间如下：tA = 2TM + 3TDC + TS + TA + TR tB = 2TM + 2TDC + TS + TB + TRtC = 2TM + TDC + TS + TC + TR达到中断饱和的时间为： T = tA + tB + tC 中断极限频率为：f = 1
27、 / T图 B 9.4九.十.27本科生期末试卷十答案 一选择题1D 2A 3B 4D 5B6B 7A B C 8A 、C 9B 10C二填空题1.A.容量大 B.速度快 C.成本低 ；2.A.性能 B.格式 C.功能 ；3.A.指令 B.程序 C.地址 ；4 A.VGA B.12801024 C.24 位 ；5A.优先级仲裁 B.向量 C.控制逻辑 ；三.解：（1）最大正数 x = 1 +（1 2 -23 ） 2127（2）最小正数x = 102- 128（3）最大负数x = -102- 128（4）最小负数x = - 1 + （1 2 -23 ） 2 127四、解：因为：t a = tc
28、/ e 所以 ：t c = tae = 600.85 = 510ns (cache 存取周期)tm = tcr =510 4 = 204ns (主存存取周期)因为：e = 1 / r + (1 r )H 所以： H = 2.4 / 2.55 = 0.94五、解：“ADD （R1） ， （R2）+”指令是 SS 型指令，两个操作数均在主存中。其中源操作数地址在 R1 中，所以是 R1 间接寻址。目的操作数地址在 R2 中，由 R2 间接寻址，但 R2 的内容在取出操作数以后要加 1 进行修改。指令周期流程图如图 B10.40 11 111 111 111 111 111 111 111 111
29、111 110 00 000 000 000 000 000 000 000 000 000 001 00 000 000 000 000 000 000 000 000 000 001 11 111 111 111 111 111 111 111 111 111 1128图 B10.4六、解：节拍脉冲 T1 ，T 2 ，T 3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时 T1 = T2 =200ns ， T3 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 为了消除节拍脉冲上的毛刺，环型脉冲发生器采用移位寄存器形式。图 B10.5 画出了题目要求的逻辑电路图和时序信号关系。根据关系，节拍脉冲 T1 ，T 2 ，T 3 的逻辑表达式如下：T1 = C1C2 ，T 2 = C2 ，T 3 = C1 29图 B 10.5七、解：I / O 系统组成如图 B10.6 所示：图 B 10.630根据设备传输速率不同，磁盘、磁带采用 DMA 方式，打印机、CRT 采用中断方式；因而使用了独立请求与链式询问相结合的二维总线控制方式。DMA 请求的优先权高于中断请求线。每一对请求线与响应线又是一对链式查询电路。八、1 立即2 寄存器3 直接4 基址5 基址+偏移量6 比例娈址+偏移量7 基址+变址+偏移量8 基址+比例变址+偏移量9 相对
