1、74LS138 译码器引脚图，逻辑图及功能表74LS138 与 74HC 的引脚图 用与非门组成的 3 线-8 线译码器 74LS1383 线-8 线译码器 74LS138 的功能表无论从逻辑图还是功能表我们都可以看到 74LS138 的八个输出引脚，任何时刻要么全为高电平 1芯片处于不工作状态，要么只有一个为低电平 0，其余 7 个输出引脚全为高电平 1。如果出现两个输出引脚同时为 0 的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S1）时，可由逻辑图写出功能介绍：74ls381 引脚图集成算术 /逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。在这里我们介绍一种常用的集成
2、算术/逻辑运算单元 74LS381，它是四位算术/ 逻辑运算单元，管脚图如图 3.3 所示，A 和 B 是预定的输入状态，根据输入信号 S2S0 选择八种不同的功能。图 3.3 74LS381 集成算术/逻辑运算单元（a）符号图 (b)引脚图下面我们可以通过 74LS381 的功能表了解其功能。表 3.3 74LS381 功能表由表 3.3 可知，74LS381 能够进行六种算术和逻辑运算，并有清零和预置功能。所谓清零是将各数据输出端的状态全为 0；预置是使数据输出端输出预定的状态，进行预置操作时，预定的状态从 A 和 B 端输入.74ls00,74ls08 引脚图Vcc 4B 4A 4Y 3
3、B 3A 3Y_ 14 13 12 11 10 9 8Y = AB ） 2 输入四正与非门 74LS00 1 2 3 4 5 6 71A 1B 1Y 2A 2B 2Y GND74LS00 真值表：A1 B=1 Y=0A0 B=1 Y=1A1 B=0 Y=1A0 B=0 Y=1Vcc 4B 4A 4Y 3B 3A 3Y_ 14 13 12 11 10 9 8Y = AB ） 2 输入四正与非门 74LS00 1 2 3 4 5 6 71A 1B 1Y 2A 2B 2Y GND是常用的 2 输入四正与门电路74LS08 真值表：a b y0 0 00 1 01 0 01 1 1基本 RS 触发器原
4、理基本 RS 触发器原理1 基本 RS 触发器的工作原理基本 RS 触发器的电路如图 1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本 RS 触发器逻辑符号。基本 RS 触发器也称为闩锁（Latch）触发器。(a) (b)图 1 基本 RS 触发器电路图和逻辑符号定义 A 门的一个输入端为 Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B 门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本 RS 触发器的输
5、出端 Q ，图中为 B 门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本 RS 触发器的电路是对称的，定义A 门的输出端为 Q 端， 还是定义 B 门的输出端为 Q 端都是可以的。一旦 Q 端确定， Rd 和 Sd 端就随之确定，再不能任意更改。2 两个稳态这种电路结构，可以形成两个稳态，即 Q =1，=0；Q=0， =1当 Q=1 时，Q=1 和 Rd =1 决定了 A 门的输出，即=0 ，=0 反馈回来又保证了 Q=1 ；当 Q=0 时，=1，=1和 Sd =1 决定了 B 门的输出，即 Q=0，Q=0 又保证了 Q =1 。在没有加入触发信号之前，即 Rd 和
6、 Sd 端都是高电平，电路的状态不会改变。3 触发翻转电路要改变状态必须加入触发信号，因是与非门构成的基本 RS 触发器，所以，触发信号是低电平有效。若是由或非门构成的基本 RS 触发器，触发信号是高电平有效。Rd 和 Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。（1）在 Rd 端加低电平触发信号，Rd =0，于是 =1 ，Q =1 和 Sd =1 决定了 Q=0 ，触发器置“0”。 Rd 是置“0”的触发器信号。Q=0 以后，反馈回来就可以替代 Rd =0 的作用， Rd=0 就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。（2）在 Sd 端加低电平触发信号，
7、Sd =0，于是 Q =1 ， Q =1 和 Rd =1 决定了=0 ，触发器置“1”。但=0 反馈回来， Sd =0 才可以撤消， Sd 是置“1”的触发器信号。如果是由或非门构成的基本 RS 触发器，触发信号是高电平有效。此时直接置“0”端用符号 Rd；直接置“1”端用符号 Sd。4 真值表和特征方程以上过程，可以用真值表来描述，见上表。表中的 Qn 和表示触发器的现在状态，简称现态；Qn+1 和Qn+1 表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态 Qn+1 而言，Qn 也称为原状态。上表真值表 表中 Qn=Qn+1 表示新状态等于原状态，即触发器没有翻转，触发器的状态
8、保持不变。必须注意的是，一般书上列出的基本 RS 触发器的真值表中，当 Rd =0、 Sd =0 时，Q 的状态为任意态。这是指当 Rd 、Sd 同时撤消时，Q 端状态不定。若当 Rd =0、Sd =0 时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器 Q 端和 Q 端状态必须相反的规定，是不正常的工作状态。若 Rd 、Sd 不同时撤消时，Q 端状态是确定的，但若 Rd 、Sd 同时撤消时，Q 端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例 1 。把上表所列逻辑关系写成逻辑函数式，则得到利用约
9、束条件将上式化简，于是得到特征方程主从 JK 触发器工作原理当CP=1时， CP=0，从触发器被封锁，输出状态不变化。此时主触发器输入门打开，接收J 、 K输入信息，将代入基本RSFF特性方程得出当 CP=0 时， CP=1，主触发器被封锁，禁止接受 J、K 信号 ,主触发器维持原态；从触发器输入门被打开，从触发器按照主触发器的状态翻转，其中： 即将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。将主代入式(5-7)可得 & &QQ& &1& & &CP1Q主 Q主24365RD主 SD主K J87图主从JK触发器逻辑图它由两个同步 RS触发器构成，其中1门4门组成从触发器
10、，5门8门组成主触发器 nnDn QJRSQ主主主主主 1 1111,nnnDn QQRSS主主主 主主nnKJQ主主主 174 系列芯片名称及解释型号 内容 型号 内容- 74ls00 2 输入四与非门 74ls01 2 输入四与非门 (oc) 74ls02 2 输入四或非门 74ls03 2 输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2 输入四与门 74ls09 2 输入四与门(oc) 74ls10 3 输入三与非门 74l
11、s11 3 输入三与门 74ls12 3 输入三与非门 (oc) 74ls13 4 输入双与非门 (斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls15 3 输入三与门 (oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 74ls17 六高压输出缓冲器/驱动器(oc,15v) 74ls18 4 输入双与非门 (斯密特触发) 74ls19 六倒相器(斯密特触发) 74ls20 4 输入双与非门 74ls21 4 输入双与门 74ls22 4 输入双与非门(oc) 74ls23 双可扩展的输入或非门 74ls24 2 输入四与非门(斯密特触发) 74ls25 4 输入
12、双或非门(有选通) 74ls26 2 输入四高电平接口与非缓冲器(oc,15v) 74ls27 3 输入三或非门 74ls28 2 输入四或非缓冲器 74ls30 8 输入与非门 74ls31 延迟电路 74ls32 2 输入四或门 74ls33 2 输入四或非缓冲器(集电极开路输出) 74ls34 六缓冲器 74ls35 六缓冲器(oc) 74ls36 2 输入四或非门(有选通) 74ls37 2 输入四与非缓冲器 74ls38 2 输入四或非缓冲器(集电极开路输出) 74ls39 2 输入四或非缓冲器(集电极开路输出) 74ls40 4 输入双与非缓冲器 74ls41 bcd-十进制计数器
13、 74ls42 4 线-10 线译码器(bcd 输入) 74ls43 4 线-10 线译码器(余 3 码输入) 74ls44 4 线-10 线译码器(余 3 葛莱码输入) 74ls45 bcd-十进制译码器/驱动器 74ls46 bcd-七段译码器/驱动器 -74ls47 bcd-七段译码器/驱动器 74ls48 bcd-七段译码器/驱动器 74ls49 bcd-七段译码器/驱动器(oc) 74ls50 双二路 2-2 输入与或非门(一门可扩展) 74ls51 双二路 2-2 输入与或非门 74ls51 二路 3-3 输入,二路 2-2 输入与或非门 74ls52 四路 2-3-2-2 输入与
14、或门(可扩展) 74ls53 四路 2-2-2-2 输入与或非门(可扩展) 74ls53 四路 2-2-3-2 输入与或非门(可扩展) 74ls54 四路 2-2-2-2 输入与或非门 74ls54 四路 2-3-3-2 输入与或非门 74ls54 四路 2-2-3-2 输入与或非门 74ls55 二路 4-4 输入与或非门(可扩展) 74ls60 双四输入与扩展 74ls61 三 3 输入与扩展 74ls62 四路 2-3-3-2 输入与或扩展器 74ls63 六电流读出接口门 74ls64 四路 4-2-3-2 输入与或非门 74ls65 四路 4-2-3-2 输入与或非门(oc) 74l
15、s70 与门输入上升沿 jk 触发器 74ls71 与输入 r-s 主从触发器 74ls72 与门输入主从 jk 触发器 74ls73 双 j-k 触发器( 带清除端 ) 74ls74 正沿触发双 d 型触发器(带预置端和清除端) 74ls75 4 位双稳锁存器 74ls76 双 j-k 触发器( 带预置端和清除端 ) 74ls77 4 位双稳态锁存器 74ls78 双 j-k 触发器( 带预置端 ,公共清除端和公共时钟端) 74ls80 门控全加器 74ls81 16 位随机存取存储器 74ls82 2 位二进制全加器(快速进位) 74ls83 4 位二进制全加器(快速进位) 74ls84
16、16 位随机存取存储器 74ls85 4 位数字比较器 74ls86 2 输入四异或门 74ls87 四位二进制原码/反码/oi 单元 74ls89 64 位读/写存储器 74ls90 十进制计数器 74ls91 八位移位寄存器 74ls92 12 分频计数器(2 分频和 6 分频) 74ls93 4 位二进制计数器 74ls94 4 位移位寄存器(异步) 74ls95 4 位移位寄存器(并行 io) 74ls96 5 位移位寄存器 74ls97 六位同步二进制比率乘法器 74ls100 八位双稳锁存器 74ls103 负沿触发双 j-k 主从触发器 (带清除端) 74ls106 负沿触发双
17、j-k 主从触发器 (带预置,清除,时钟)74ls107 双 j-k 主从触发器 (带清除端) 74ls108 双 j-k 主从触发器 (带预置,清除,时钟) 74ls109 双 j-k 触发器(带置位,清除,正触发) 74ls110 与门输入 j-k 主从触发器 (带锁定) 74ls111 双 j-k 主从触发器 (带数据锁定) 74ls112 负沿触发双 j-k 触发器 (带预置端和清除端) 74ls113 负沿触发双 j-k 触发器 (带预置端) 74ls114 双 j-k 触发器(带预置端,共清除端和时钟端) 74ls116 双四位锁存器 74ls120 双脉冲同步器/驱动器 74ls
18、121 单稳态触发器(施密特触发) 74ls122 可再触发单稳态多谐振荡器( 带清除端) 74ls123 可再触发双单稳多谐振荡器 74ls125 四总线缓冲门(三态输出) 74ls126 四总线缓冲门(三态输出) 74ls128 2 输入四或非线驱动器 74ls131 3-8 译码器 74ls132 2 输入四与非门( 斯密特触发 ) 74ls133 13 输入端与非门 74ls134 12 输入端与门(三态输出) 74ls135 四异或/异或非门 74ls136 2 输入四异或门(oc) 74ls137 八选 1 锁存译码器/多路转换器 74ls138 3-8 线译码器/多路转换器 74
19、ls139 双 2-4 线译码器/多路转换器 74ls140 双 4 输入与非线驱动器 74ls141 bcd-十进制译码器/驱动器 74ls142 计数器/锁存器/译码器/驱动器 74ls145 4-10 译码器/驱动器 74ls147 10 线-4 线优先编码器 74ls148 8 线-3 线八进制优先编码器 74ls150 16 选 1 数据选择器(反补输出) 74ls151 8 选 1 数据选择器(互补输出) 74ls152 8 选 1 数据选择器多路开关 74ls153 双 4 选 1 数据选择器/多路选择器 74ls154 4 线-16 线译码器 74ls155 双 2-4 译码器
20、/分配器(图腾柱输出) 74ls156 双 2-4 译码器/分配器(集电极开路输出) 74ls157 四 2 选 1 数据选择器/多路选择器 74ls158 四 2 选 1 数据选择器(反相输出) 74ls160 可预置 bcd 计数器 (异步清除) 74ls161 可预置四位二进制计数器( 并清除异步) 74ls162 可预置 bcd 计数器 (异步清除) 74ls163 可预置四位二进制计数器( 并清除异步) 74ls164 8 位并行输出串行移位寄存器 74ls165 并行输入 8 位移位寄存器(补码输出) 74ls166 8 位移位寄存器 74ls167 同步十进制比率乘法器 74ls
21、168 4 位加/减同步计数器(十进制) 74ls169 同步二进制可逆计数器 74ls170 4*4 寄存器堆 74ls171 四 d 触发器( 带清除端 ) 74ls172 16 位寄存器堆 74ls173 4 位 d 型寄存器(带清除端) 74ls174 六 d 触发器 74ls175 四 d 触发器 74ls176 十进制可预置计数器 74ls177 2-8-16 进制可预置计数器 74ls178 四位通用移位寄存器 74ls179 四位通用移位寄存器 74ls180 九位奇偶产生/校验器 74ls181 算术逻辑单元/功能发生器 74ls182 先行进位发生器 74ls183 双保留
22、进位全加器 74ls184 bcd-二进制转换器 74ls185 二进制-bcd 转换器 74ls190 同步可逆计数器(bcd,二进制) 74ls191 同步可逆计数器(bcd,二进制) 74ls192 同步可逆计数器(bcd,二进制) 74ls193 同步可逆计数器(bcd,二进制) 74ls194 四位双向通用移位寄存器 74ls195 四位通用移位寄存器 74ls196 可预置计数器/锁存器 74ls197 可预置计数器/锁存器( 二进制) 74ls198 八位双向移位寄存器 74ls199 八位移位寄存器 74ls210 2-5-10 进制计数器 74ls213 2-n-10 可变进
23、制计数器 74ls221 双单稳触发器 74ls230 八 3 态总线驱动器 74ls231 八 3 态总线反向驱动器 74ls240 八缓冲器/线驱动器/线接收器 (反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器 (原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器 74ls243 4 同相三态总线收发器 74ls244 八缓冲器/线驱动器/线接收器 74ls245 八双向总线收发器 74ls246 4 线- 七段译码 /驱动器 (30v) 74ls247 4 线- 七段译码 /驱动器 (15v) 74ls248 4 线- 七段译码 /驱动器 74ls249 4 线-
24、 七段译码 /驱动器 74ls251 8 选 1 数据选择器(三态输出) 74ls253 双四选 1 数据选择器(三态输出) 74ls256 双四位可寻址锁存器 74ls257 四 2 选 1 数据选择器(三态输出) 74ls258 四 2 选 1 数据选择器(反码三态输出) 74ls259 8 为可寻址锁存器 74ls260 双 5 输入或非门 74ls261 4*2 并行二进制乘法器 74ls265 四互补输出元件 74ls266 2 输入四异或非门(oc) 74ls270 2048 位 rom (512 位四字节,oc) 74ls271 2048 位 rom (256 位八字节,oc)
25、74ls273 八 d 触发器 74ls274 4*4 并行二进制乘法器 74ls275 七位片式华莱士树乘法器 74ls276 四 jk 触发器 74ls278 四位可级联优先寄存器 74ls279 四 s-r 锁存器 74ls280 9 位奇数/偶数奇偶发生器/较验器 74ls281 74ls283 4 位二进制全加器 74ls290 十进制计数器 74ls291 32 位可编程模 74ls293 4 位二进制计数器 74ls294 16 位可编程模 74ls295 四位双向通用移位寄存器 74ls298 四-2 输入多路转换器(带选通) 74ls299 八位通用移位寄存器 (三态输出)
26、74ls348 8-3 线优先编码器 (三态输出) 74ls352 双四选 1 数据选择器/多路转换器 74ls353 双 4-1 线数据选择器(三态输出) 74ls354 8 输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls355 8 输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls356 8 输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls357 8 输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls365 6 总线驱动器 74ls366 六反向三态缓冲器/线驱动器 74ls367 六同向三态缓冲器/线驱动器 74ls368 六反向三态缓冲器/
27、线驱动器 74ls373 八 d 锁存器 74ls374 八 d 触发器( 三态同相 ) 74ls375 4 位双稳态锁存器 74ls377 带使能的八 d 触发器 74ls378 六 d 触发器 74ls379 四 d 触发器 74ls381 算术逻辑单元/函数发生器 74ls382 算术逻辑单元/函数发生器 74ls384 8 位*1 位补码乘法器 74ls385 四串行加法器/乘法器 74ls386 2 输入四异或门 74ls390 双十进制计数器 74ls391 双四位二进制计数器 74ls395 4 位通用移位寄存器 74ls396 八位存储寄存器 74ls398 四 2 输入端多路
28、开关(双路输出) 74ls399 四-2 输入多路转换器(带选通) 74ls422 单稳态触发器 74ls423 双单稳态触发器 74ls440 四 3 方向总线收发器,集电极开路 74ls441 四 3 方向总线收发器,集电极开路 74ls442 四 3 方向总线收发器,三态输出 74ls443 四 3 方向总线收发器,三态输出 74ls444 四 3 方向总线收发器,三态输出 74ls445 bcd-十进制译码器 /驱动器,三态输出 74ls446 有方向控制的双总线收发器 74ls448 四 3 方向总线收发器,三态输出 74ls449 有方向控制的双总线收发器 74ls465 八三态线
29、缓冲器 74ls466 八三态线反向缓冲器 74ls467 八三态线缓冲器 74ls468 八三态线反向缓冲器 74ls490 双十进制计数器 74ls540 八位三态总线缓冲器 (反向) 74ls541 八位三态总线缓冲器 74ls589 有输入锁存的并入串出移位寄存器 74ls590 带输出寄存器的 8 位二进制计数器 74ls591 带输出寄存器的 8 位二进制计数器 74ls592 带输出寄存器的 8 位二进制计数器 74ls593 带输出寄存器的 8 位二进制计数器 74ls594 带输出锁存的 8 位串入并出移位寄存器 74ls595 8 位输出锁存移位寄存器 74ls596 带输
30、出锁存的 8 位串入并出移位寄存器 74ls597 8 位输出锁存移位寄存器 74ls598 带输入锁存的并入串出移位寄存器 74ls599 带输出锁存的 8 位串入并出移位寄存器 74ls604 双 8 位锁存器 74ls605 双 8 位锁存器 74ls606 双 8 位锁存器 74ls607 双 8 位锁存器 74ls620 8 位三态总线发送接收器(反相) 74ls621 8 位总线收发器 74ls622 8 位总线收发器 74ls623 8 位总线收发器 74ls640 反相总线收发器(三态输出 ) 74ls641 同相 8 总线收发器,集电极开路 74ls642 同相 8 总线收发
31、器,集电极开路 74ls643 8 位三态总线发送接收器 74ls644 真值反相 8 总线收发器,集电极开路 74ls645 三态同相 8 总线收发器 74ls646 八位总线收发器,寄存器 74ls647 八位总线收发器,寄存器 74ls648 八位总线收发器,寄存器 74ls649 八位总线收发器,寄存器 74ls651 三态反相 8 总线收发器 74ls652 三态反相 8 总线收发器 74ls653 反相 8 总线收发器,集电极开路 74ls654 同相 8 总线收发器,集电极开路 74ls668 4 位同步加/减十进制计数器 74ls669 带先行进位的 4 位同步二进制可逆计数器
32、 74ls670 4*4 寄存器堆(三态) 74ls671 带输出寄存的四位并入并出移位寄存器 74ls672 带输出寄存的四位并入并出移位寄存器 74ls673 16 位并行输出存储器,16 位串入串出移位寄存器 74ls674 16 位并行输入串行输出移位寄存器 74ls681 4 位并行二进制累加器 74ls682 8 位数值比较器( 图腾柱输出) 74ls683 8 位数值比较器( 集电极开路) 74ls684 8 位数值比较器( 图腾柱输出) 74ls685 8 位数值比较器( 集电极开路) 74ls686 8 位数值比较器( 图腾柱输出) 74ls687 8 位数值比较器( 集电极
33、开路) 74ls688 8 位数字比较器(oc 输出) 74ls689 8 位数字比较器 74ls690 同步十进制计数器/寄存器( 带数选,三态输出,直接清除) 74ls691 计数器/寄存器(带多转换,三态输出) 74ls692 同步十进制计数器(带预置输入 ,同步清除) 74ls693 计数器/寄存器(带多转换,三态输出) 74ls696 同步加/减十进制计数器/寄存器( 带数选,三态输出,直接清除) 74ls697 计数器/寄存器(带多转换,三态输出) 74ls698 计数器/寄存器(带多转换,三态输出) 74ls699 计数器/寄存器(带多转换,三态输出) 74ls716 可编程模 n 十进制计数器 74ls718 可编程模 n 十进制计数器
