1、作者： 128 日期： 2019.05.20 【数字电子技术】【试题库】 一、 填空题 1.电子电路中的信号可分为两大类，即模拟信号和 。 2.数字信号是时间上和 上都不连续的信号。 3.十进制数 176转换成二进制数为 。 4.二进制数 11010011转换成十进制数为 。 5.所谓二 -十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为 码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即 码。 7.二进制数的逻辑运算 0 1 11 。 8. 二进制数的逻辑运算 11 。 9. 二进制数的逻辑运算 11 。 10.利用逻辑
2、代数公式，对右式进行化简， A A B 。 11.利用逻辑代数公式，对右式进行化简， A B A B 。 12.逻辑代数的三条重要规则分别是代入规则、反演规则和 。 13.由 n个逻辑变量组成的不同最小项个数为 个。 14.由 n个变量组成的“与或”逻辑表达式，若其中每一项均是关于 n个逻辑变量的最小项，则称这一表达式为 。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将 2n个值为 1的方格划为一个方格圈，方格圈的数量应 （越少 /越多）越好，方格圈所含的方格数应 （越少 /越多）越好。 16.三极管作为开关元件，通常工作在截止区和 。 17.集成门电路主要有 TTL
3、门电路和 。 18.三态门电路的输出有高电平、低电平和 共 3种状态。 19.TTL 集成门电路是由半导体 构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和 。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为 。 22.触发器有两种稳定状态，即 0状态和 。 23.RS触发器由两个 门电路首尾相连构成。 24.为了避免基本 RS 触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是 。 作者： 128 日期： 2019.05
4、.20 25.JK触发器的特性方程是 。 26.按时钟的异同，可将时序电路分为同步时序电路和 。 27.在时序逻辑电路中，现态量用 Qn表示，次态量用 表示。 28.设二进制计数器中触发器的个数为 n，则该计数器的状态数为 。 29.555定时器由基本 RS触发器、 、分压器、开关晶体管和输出缓冲器组成。 30.施密特触发器是一种脉冲波形变换电路，利用它可以将变化缓慢的输入脉冲波整形成适合数字电路需要的 。 31.ROM主要由 、地址译码器和输出缓冲器 3部分构成。 32.TTL器件输入脚悬空相当于输入 电平。 33.基本逻辑运算有 :与 、 或 和 运算。 34.竞争冒险的判断方法 有 代数
5、方法 和 。 35.主从 RS触发器的特性方程 。 36.不仅考虑两个 本位 相加，而且还考虑来自 低位进位 相加的运算电路，称为 。 37.用 4位二进制码代表 1位十进制数的编码为 。 38.从结构上看，组合逻辑电路中没有存储元件和 。 39.利用移位寄存器可以将并行数据数据转换为 数据。 40.T触发器的特性方程为 。 41.单稳态触发器中，电路具有一个稳态和一个 。 42.单稳态触发器可用于脉冲整形、定时控制以及 。 43.D/A转换器功能是将输入的二进制数字信号转换成与之正比的 信号。 44.D/A转换器根据工作原理可分为 、 T形电阻网络和倒 T形电阻网络。 45.A/D和 D/A
6、转换器的主要性能指标是转换精度和 。 二、 选择题 1.相同为“ 0”不同为“ 1”它的逻辑关系是（ ）。 A、或逻辑 B、与逻辑 C、异或逻辑 D、同或逻辑 2.Y （ A， B， C，） = m（ 0， 1， 2， 3）逻辑函数的化简式为（ ）。 A、 Y=AB+BC+ABC B、 Y=A+B C、 YA D、 Y=A+C 3.函数 F(A,B,C)=AB+BC+AC的最小项表达式为 （ ） 。 A F(A,B,C)= m（ 0， 2， 4） B. (A,B,C)= m（ 3， 5， 6， 7） C F(A,B,C)= m（ 0， 2， 3， 4） D. F(A,B,C)= m（ 2， 4
7、， 6， 7） 4.十六路数据选择器的地址输入（选择控制）端有（ ）个。 A 16 B.2 C.4 D.8 5.有一个左移移位寄存器，当预先置入 1011后，其串行输入固定接 0，在 4个移位脉冲 CP作用下，四位数据的移位过程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-0111 6.已知 74LS138 译码器的输入三个使能端（ E1=1， 220ABEE）时，地址码 A2A1A0=011，则输出 Y7 Y0是
8、（ ） 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 7.一只四输入端或非门，使其输出为 1的输入变量取值组合有 ( )种。 A 15 B 8 C 7 D 1 8.随机存取存储器具有 ( )功能。 作者： 128 日期： 2019.05.20 A.读 /写 B.无读 /写 C.只读 D.只写 9.N个触发器可以构成最大计数长度（进制数）为 ( )的计数器。 A.N B.2N C.N2 D.2N 10.某计数器的状态转换图如下，其计数的容量为 ( ) A 六 B. 五 C. 四 D. 三 11.已知某触发的特性表如下（ A、 B为触发器的输入
9、）其输出信号的逻辑表达式为 ( )。 A B 1nQ 说明 0 0 nQ 保持 0 1 0 置 0 1 0 1 置 1 1 1 nQ 翻转 A Qn+1 A B. nn1n QAQAQ C. nn1n QBQAQ D. Qn+1 B 12.有一个 4位的 D/A转换器，设它的满刻度输出电压为 10V，当输入数字量为 1101时，输出电压为（ ）。 A 8.125V B.4V C. 6.25V D.9.375V 13.函数 F=AB+BC，使 F=1的输入 ABC组合为 ( )。 A ABC=000 B ABC=010 C ABC=101 D ABC=110 14.已知某电路的真值表如下，该电路
10、的逻辑表达式为 ( )。 A CY B. ABCY C CABY D CCBY A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 15.下列说法正确的是（ ） 。 A、 555定时器在工作时清零端应接高电平 B、 555定时器在工作时清零端应接低电平 C、 555定时器没有清零端 16.下图所示电路中， Y2 （ ）。 A B1 1 Y 1 Y 2 Y 31 & & A、 AB B、 AB AB C、 AB D、 AB 17.某计数器的输出波形如图 1所示，该计数器是 （ ） 进制计数
11、器。 000 001 010 011 100 101 110 111 作者： 128 日期： 2019.05.20 A、 5 B、 6 C、 7 D、 8 18.驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 A、高 B、低 C、上升沿 D、下降沿 19.逻辑函数 F AB C的反函数 F （ ）。 A、 A B C B、 AB C C、 A BC D、 A BC 20.下列电路中，（ ）内部必然含有触发器。 A、加法器 B、译码器 C、计数器 D、数据选择器 三、 判断题 1.在卡诺图中画方格圈时，多个方格圈之间不允许重叠。 （ ） 2.对于具有约束项的逻辑函数，构造其卡诺图时，是将所
12、有约束项所对应方格的值作任意值处理，根据划圈的需要，可将其具体赋值为 1或者 0。 （ ） 3.逻辑函数 Y AB C进过反演后得到的 Y 为 Y AB C。 （ ） 4.OC门可实现线与、电平变换以及作为驱动器。 （ ） 5.加法器属于组合逻辑电路中的一种。 （ ） 6.计数器属于时序逻辑电路中的一种。 （ ） 7.在有多个输入端同时出现有效电平信号的情况下，为保证编码器输出正确的逻辑信号，应该采用优先编码器。 （ ） 8.利用一片 74LS138可以实现 8路数据分配器的逻辑功能。 （ ） 9.利用基本 RS触发器的记忆作用可以消除由于机械开关振动所产生的“毛刺”干扰信号。 （ ） 10.
13、同步 RS 触发器的翻转是在一段时间内进行的，而主从触发器的翻转是在某一时刻进行的。 （ ） 11.主从 JK触发器存在一次变化现象，而边沿 JK触发器不存在此现象。 （ ） 12.D触发器的特性方程是 DQn 。 （ ） 13.时序逻辑电路在任一时刻的输出信 号不仅与当时的输入信号有关，还有电路原来的状态有关。 （ ） 14.时序逻辑电路由组合电路和存储电路构成，其中在某些时序电路中存储电路可以没有。 （ ） 15.计数器是一种典型的时序逻辑电路。 （ ） 16.异步计数器中，由于各触发器输出信号的延迟效果会累积，因此为了实现准确计数，要求其时钟信号的周期不宜过小。 （ ） 17.异步计数器
14、分析和设计时不用考虑时钟方程。 （ ） 18.在同步时序电路中，所有触发器的 CP端均受同一时钟脉冲源控制。 （ ） 19.555定时器是一种多用途、数字模拟混合中规模集成电路。 （ ） 20.施密特触发器可用于波形变换、脉冲整形以及脉冲鉴幅。 （ ） 21.多谐振荡器的特点是只要接通供电电源，电路就会不停地振荡，产生数字电路所需的矩形脉冲。 （ ） 22.D/A转换器是将模拟量转换成数字量。 （ ） 23.A/D转换器是将数字量转换成模拟量。 （ ） 24.逻辑变量的取值， 1比 0大。 （ ） 作者： 128 日期： 2019.05.20 25.D/A转换器的位数越多，能够分辨的最小输出电
15、压变化量就越小。 （ ） 26.因为逻辑表达式 A+B+AB=A+B成立，所以 AB=0成立。 （ ） 27.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。 （ ） 28.计数器除了能对输入脉冲进行计数，还能作为分频器用。 （ ） 29.优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。 （ ） 30.对于 JK触发器，若 J=K，则可完成 T触发器的逻辑功能；若 JK ，则可完成 D触发器的逻辑功能。 （ ） 31.施密特触发器的输出信号与输入信号之间具有滞回特性。 （ ） 32.不需要外接其他电子元件，可直接由 555定时器构成施密特触发器。 （ ） 33.由
16、555定时器构成的单稳态触发器，其输出高电平的持续时间是由外界电容的放电时间所决定的。 （ ） 35.由 555定时器构成的多谐振荡器 没有输入信号。 （ ） 四、 函数化简 1、 用公式化简函数 Y AB BC AC BC ，要求给出化简的过程 2、用公式化简函数 Y A A B C D A BC D ，要 求给出化简的过程 3、 用卡诺图化简函数 ( , , , ) ( 0 ,1 , 2 , 3 , 4 , 6 , 8 , 9 ,1 0 ,1 1 ,1 4 )Y A B C D m，要求画出卡诺图并写出最简表达式。 4、用卡诺图化简函数 ( , , ) ( 0 ,1 , 3 , 5 , 7
17、 )Y A B C m ，要求画出卡诺图并写出最简表达式。 5、 对下列 Z 函数要求：（ 1）列出真值表；（ 2）用卡诺图化简；（ 3）画出化简后的逻辑图。 0Z AB ABC ABCBC 6、试用卡诺图化简函数0Y AC AB ABCBC ，要求列出真值表 ，画出卡诺图，并给出最简表达式。 作者： 128 日期： 2019.05.20 五、 画图题 ，设各触发器的初态为 0 1、 2、 3、 触发器电路如下图所示，试根据 CP及输入波形画出输出端 Q1 、 Q2 的波形。设各触发器的初始状态均为“ 0”（ 6分）。 4、根据下图所示的触发器电路， 写出各触发器的状态方程并 画出 1Q 和
18、2Q 的波形（设初态为 0） 。 1 J C 1IK1 D C 1Q 1Q 2Q 2Q1CP1CPQ 1Q 2CP A Q1 Q2 作者： 128 日期： 2019.05.20 六、 设计题 1、某车间有 A、 B、 C、 D 四台发电机， 现 预设计一指示灯 控制 电路， 要求 当 A 开机 且 其他三台电动机中至少有两台 发电机 开机 时 ， 指示灯亮（ Y=1）；其它情况下 指示灯熄灭 （ Y=0） 。试用 四个三路 与非门 电路 完成此 功能 电路 ，要求画出真值表，写出逻辑表达式， 并 给出逻辑电路图 。 （记开机状态 为 1，未开机状态为 0） 2、试用 CT74LS160 的异步
19、清零功能构成 24 进制的计数器。 3、 74LS161 的逻辑功能表如下，试用两片 74LS161 芯片，通过清零方式设计出一个 20 进制的加法计数器，在所给图中画出各引脚的接线，并画出所设计计数器的主循环状态图。 74LS161 逻辑功能表 DCBAQ DQ CQ BQ AR COCPEPETLDR D DCBAQ DQ CQ BQ AR COCPEPETLDR D&74 LS 1 6 1 74 LS 1 6 1清零DR 置数LD 使能信号 时钟 输出信号 ET ET CP QD QC QB QA 0 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0 D C B A 保持
20、保持 加法计数 作者： 128 日期： 2019.05.20 4、 用 3 线 8 线译码器 74LS138 和 一个 与非 门电路实现 函数 ( , , )Y A B C AB AC，要求写出分析过程 并画出相应的接线。 5、如图所示为占空比可调的多谐振荡器电路，其中 0.2CF ， 9CCUV ，要求其振荡频率 1kHzf ，占空比 0.5D ，试估算 12,RR的阻值。 U CC RO U TD ISTHTRG N DCO+ U CC0 .01 uFC 1CD 2D 1R 1R 2u oSTA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS138
