1、高清音视系统高速 HDMI 接口设计方案来源：互联网HDMI 在成为消费电子的标配接口后也在其它领域如车载显示中逐渐得到了广泛的应用。对于原先不是专业从事消费音视频领域的设计工程师来说，设计高频率 HDMI 接口有一个学习和实践的过程。文章以 ADV7842/ADV7511 参考设计方案实例介绍了 HDMI 输入和输出接口的设计和基本要求，HDMI 兼容性测试（HDMI Compliance Test ）的要求，以及常见的问题和推荐的解决方法。近两年 HDMI 的应用得到了极大的普及。它已远远走出了传统的电视、投影仪、游戏机和 A/V 放大器（ A/V receivers）的范围而变成了高清数
2、位相机和家庭摄像机的必备接口。它在智能手机和车载显示的应用也正在蓬勃兴起。设计工程师必须对 HDMI 输入和输出接口的设计要求和兼容性测试（HDMI Compliance Test ）有一个基本的了解，从而在设计电路和 PCB 的设计时可提前周全考虑以避免重复设计。HDMI I/O 端和电源的设计ADV7842 是一款集成了模拟（CVBS ，RGB，和 YPbPr）和 HDMI receiver（HDMI Rx）输入的视频 I/O 芯片。ADV7511 是一款 HDMI transmitter 芯片。下面借用以这两款芯片做成的 HDMI I/O 参考线路讨论高速高精度视频 PCB 设计时最常见
3、的问题和推荐的解决方法。图 1 为 ADV7842-ADV7511 AV 参考线路方框图，图 2 为 ADV7842-ADV7511 AV参考线路实际 PCB。图 1 ADV7842-ADV7511 AV 参考线路方框图图 2 ADV7842-ADV7511 AV 参考线路实际 PCBHDMI 输入端在 PCB 上 HDMI 连接端子（HDMI connector）到 HDMI Rx 数据输入管脚的长度应减至最短，所以 HDMI Rx 芯片置放的位置应尽量靠近 HDMI 连接端子，如图 2 所示。过长的连线会受其他外部源的影响而产生噪声。连线短，也有助于控制差分阻抗。HDMI TMDS 传输线
4、的差分阻抗要控制在 100 左右。差分阻抗与板材、板厚、叠层结构、线宽、线距都密切相关。建议用户跟制板商协商相关参数， 在设计时即有所考虑， 避免再次改板或者调整设计。HDMI 接收器电源为了达到好的（尤其是传输速度快的高清信号时）设计性能，HDMI Rx 的供电电源的设计和布板合理性非常重要。典型的 HDMI Rx 电源设计要注意到的问题：模拟线路电源：HDMI Rx 模拟线路 部分设计时注意将重要电源与其他的 1.8V 电源用磁珠隔离开来。 电源需配置旁路电容（ADV7842 是用 10 nf 和 100nf），电容离电源管脚越近越好。 在接近电流源的地方置放一个大的去耦电容（例如 10u
5、F）。数字线路电源：HDMI Rx 数字线路部分设计时注意将重要电源与其他的 3.3V 电源用磁珠隔离开来。 电源需配置旁路电容（ADV7842 是用 10 nf 和 100nf），电容离电源管脚越近越好。在设计电源 PCB 布板的时候请特别考虑以下几点： 建议采用独一的接地层（single ground plane）。 在阻抗匹配允许的情况下尽量考虑用顶层或底层作电源和接地层。 在阻抗匹配允许的情况下考虑用尽可能薄的电介质层将电源层和接地层隔开。 在 PCB 电源层中：应该尽量避免在其它层上以单线连接电源层。如果不可以避免，应该增加适当的旁路电容（bypass capacitors）。为大电
6、流的供电电源走线时， 需考虑其上的电压降。如果某一电源不可以用电源层相连，则用尽可能粗的走线连接，以尽量降低走线阻抗。电源层上未利用的区域， 尽量用地层填充。不同层的电源（比如在模拟电源上方的数字电源层）的耦合应尽量避免。电流的返回路径应确保是低阻抗。采用旁路电容时的注意事项： 旁路电容应置放在离管脚尽可能近的地方。 连接管脚的线应尽可能短而宽。 连接地的线也应尽可能短而宽。 每个 pad 在可能的条件下用多于一个的 via 但 via 之间的间隔应至少 和 via 的深度一样。HDMI 测试 HDMI 测试中需注意的问题有不少，根据 HDMI CT （Compliance Test） spe
7、c 的要求，所有的 HDMI 接收设备都需要提供 EDID 信息。以往，多数客户会选择在 DDC 总线上外挂 EEPROM 以存储 EDID 信息。为了进一步降低用户的 BOM（bill of material）成本，ADV7842 集成了内部 RAM 用于存储 EDID 信息，上电后，用户将 EDID 信息写入即可。 利用 ADV7842 提供的 SPI Master 接口，用户还可以外挂一颗 SPI EEPROM， 这样用户可以将 EDID 信息永久烧入 SPI EEPROM。 ADV7842 可以将 SPI EEPROM 内的信息读入内部的 RAM。 如此，可以减轻软件的负担。 当然，这
8、些功能都有相应的寄存器提供使能控制， 用户可以关闭这些功能， 而使用传统的外挂方式，以兼容过去的设计。有了硬件的支持， 当然 EDID 的内容也要符合 HDMI CT Spec 的要求。 根据 ADI 多年来为客户提供免费 HDMI 预测试的经验，在 HDMI 预测试过程中经常会失败在一些与EDID 测试相关的项目。其实这些项目如果熟悉规范的相关要求，通过相对来说是比较容易的。例如有关规范要求在 EDID 的前 128 个字节中一定要提供“Monitor Range Limit Header”和“Monitor Name Header”，但如果这两个项目的内容各不够 18 个字节的话，需要以
9、0x0A 为结尾同时以 0x20 填充剩余的字节。另外一个经常在 EDID 测试中遇到的问题是，客户不能将 EDID 中的 SVD（Short Video Descriptor）模块与提交的CDF（Capabilities Declaration Form）一致，在 CDF 中表明支持的格式在 EDID 的 SVD模块中没有表明支持，或者是相反。表 1 ADV7842 3D 视频格式测试一览表HDMI 兼容测试HDMI 兼容测试 （Compliance Test）对所支持的视频格式的测试要求值得注意，ADV7842 进一步提高了产品的鲁棒性， 提供了对更多视频格式的支持， 例如支持在新的HDM
10、I Spec 中加入的 3D 视频信号格式。 在这里还需要提到一个 HDMI CT 测试问题， 以供各位参考。在对视频格式支持的测试中，对所有用户声明的能够支持的视频格式都会进行测试，而且会测试支持 50Hz 的设备对于 50Hz0.5%（即 49.75Hz 和 50.25Hz），和支持 59.94Hz 或者 60Hz 的设备对 59.94%0.5%（即 59.64Hz）和 600.5%（即 60.3Hz）场频变化的支持能力。场频的此变化范围， ADV7842 完全可以支持，但是用户在软件设计中需要注意到这些对视频格式容忍度的要求。在 HDMI1.4 的标准中虽对 3D timing 有明确的
11、定义，但为了保证产品在市场上的兼容性在设计时对 HDMI 产品的视频格式作全面的测试是十分重要的。上一段提到了对 3D timing 的支持。 ADV7842 对 3D timing 做了很完整的测试。在表 1 中标识出了所有ADV7842 已经测试过的常用的和必须支持的 3D timing。其中黄色重点标识的为必须要支持的 3D timing。以上概括性地讨论了 HDMI I/O 设计和测试中常见到的和需要注意的问题以及解决的方法。视频信号越快，上面讨论的问题就越突出。所以在选择 HDMI I/O 芯片特别是接收器（HDMI Rx）时要选择经过 HDMI CT 严格测试过的产品以避免发生兼容性问题。
