1、复习题1冯诺依曼机的特点是，机器以（ 运算器 ）为中心， （ 输入输出设备 ）与（ 存储器 ）间的数据传送通过它完成。2 （ 指令字长 ）取决于操作码的长度、操作数地址的长度和操作数地址的个数。3I/O 的编址方式可分为( 统一编址 )和( 不统一编址 )两大类。4CPU 实质包括（运算器 ）和（ 控制器 ）两大部分， （ 控制器 ）必须具备能自动地从存储器中取出指令的功能。5控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做（ 微命令 ） 。 6计算机硬件的主要技术指标包括（ 字长 ） 、 （ 主存容量 ） 、 （ 主频 ） 。7按数据传送方式不同，总线可分为（ 串行传输总
2、线 ）和（ 并行传输总线 ） 。8指令通常由（ 操作码 ）和（ 地址码 ）两部分组成。9任何指令周期的第一步必定是（ 取址 ）周期。10控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做（ 微命令 ） ，而执行部件执行此控制命令后所进行的操作叫做（ 微操作 ） 。11 （ 指令 ）和( 数据 )都存放在存储器中，( 控制器 )能自动识别它们。12由于一个存储器芯片的容量和位数一般不能满足使用要求所以通常将若干个芯片按（ 字长拓展 ）和（ 字数的拓展 ）两种方式相连接。13指令通常由（ 操作码 ）和（ 地址码 ）两部分组成。14一个 CPU 周期由若干个（ 时钟 ）周期组成，这
3、种周期是主频时钟的时间间隔，是 CPU 处理操作的最基本的时间单位。15CPU 从主存取出一条指令并执行该指令的时间叫做（ 指令周期 ） ，它常常一用若干个（ 机器周期 ）来表示。 1完整的计算机系统应包括（ D ） 。A运算器、存储器、控制器 B外部设备和主机C主机和实用程序 D配套的硬件设备和软件系统2计算机的存储系统是指（ D ） 。 ARAM 存储器 BROM 存储器C主存储器 DCache、主存储器和外存储器3某 DRAM 芯片,其存储容量为 512K8 位,该芯片的地址线和数据线数目分别为（ D ） 。A8,512 B512,8 C18,8 D19,84主机与 I/O 设备传送数据
4、时，采用（ C ） ，CPU 的效率最高。A程序查询方式 B中断方式 CDMA 方式 D并行方式5周期挪用方式常用于（ A ）方式的输入/输出中。 ADMA B中断C程序传送D通道6指令系统采用不同寻址方式的目的是（ B ） 。A实现存储程序和程序控制 B缩短指令长度，扩大寻址空间，提高编程灵活性 C可直接访问外存 D提供扩展操作码的可能并降低指令译码的难度7在 CPU 中跟踪指令后继地址的寄存器是（ B ） 。 A主存地址寄存器 B程序计数器C指令寄存器 D状态条件寄存器8CPU 响应中断的时间是（ C ） 。 A中断源提出请求 B取指周期结束C执行周期结束 D任何时间都可以9. 在微程序控
5、制器中,机器指令与微指令的关系是（ B ） 。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由三条微指令来执行C. 每一条机器指令由若干条微指令组成的微程序来解释执行D. 若干条机器指令组成的程序可由一个微程序来执行10.同步控制是（ C ）。A只适用于 CPU 控制的方式 B只适用于外围设备控制方式 C有统一时序信号控制的方式 D所有指令控制时间都相同的方式11冯诺依曼机工作方式的基本特点是（ B ） 。A多指令流单数据流 B按地址访问并顺序执行指令C堆栈操作 D存储器按内部选择地址12在多级存储体系中， “Cache-主存”结构的作用 是解决（ D ）的问题。A主存容量不足 B
6、主存与辅存速度不匹配C辅存与 CPU 速度不匹配 D主存与 CPU 速度不匹配13某 SRAM 芯片,其存储容量为 512 8 位,除电源和接地端外，该芯片引出线的最小数目应为（ D ） 。A23 B25 C50 D1914采用 DMA 方式传送数据时，每传送一个数据就要占用（ C ） 。A一个指令周期 B一个机器周期C一个存储周期 D一个总线周期15中断向量地址是（ C ） 。 A子程序入口地址 B中断源服务程序入口地址 C中断服务程序入口地址 D中断返回地址16某计算机字长 32 位，其存储容量为 4MB，若按字编址，它的寻址范围是（ A ） 。A01M B01MB C04M D04MB1
7、7指令周期是指（ C ） 。 ACPU 从主存取出一条指令的时间 BCPU 执行一条指令的时间CCPU 从主存取出一条指令加上执行这条指令的时间 D时钟周期时间18程序计数器的位数取决于（ A ） 。 A存储器的容量 B机器字长 C指令字长 D寄存器字长19. 在微程序控制器中,机器指令与微指令的关系是（ B ） 。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由三条微指令来执行C. 每一条机器指令由若干条微指令组成的微程序来解释执行D. 若干条机器指令组成的程序可由一个微程序来执行20.一条机器指令的功能一般对应于（ D ）中。A一段微程序 B一条微指令 C一条微命令 D一个微操
8、作21存储单元是指（ A ） 。A存放一个字节的所有存储元集合 B存放一个存储字的所有存储元集合C存放一个二进制信息位的存储元集合 D存放一条指令的存储元集合22存取周期是指（ C ） 。 A存储器的写入时间 B存储器进行连续写操作允许的最短间隔时间C存储器进行连续读或写操作所允许的最短间隔时间 D存储器进行连续写操作允许的最长间隔时间23某存储器芯片的存储容量为 8K8 位,则它的地址线和数据线引脚相加的和为（ A ） 。A21 B20 C18 D1624主机与 I/O 设备传送数据时，采用（ C ） ，CPU 的效率最高。A程序查询方式 B中断方式 CDMA 方式 D并行方式25周期挪用方
9、式常用于（ A ）方式的输入/输出中。 ADMA B中断C程序传送D通道26某计算机字长是 16 位，它的存储容量是 64KB,按字编址，它的寻址范围是（ ） 。A64K B32KB C32K D64KB27运算器由（ D ）等部件组成。 AALU 与主存 BALU、累加器与主存CALU、通用寄存器和主存 DALU、累加器与通用寄存器28CPU 响应中断的时间是（ C ） 。 A中断源提出请求 B取指周期结束C执行周期结束 D任何时间都可以29. 从控制存储器中读取一条微指令并执行相应操作的时间叫（ B ） 。A. CPU 周期 B. 微周期C. 时钟周期 D. 机器周期30.同步控制是（ C
10、 ）。A只适用于 CPU 控制的方式 B只适用于外围设备控制方式 C有统一时序信号控制的方式 D所有指令控制时间都相同的方式1. 分析中断向量地址和入口地址的区别和联系。2. 用一个 512K8 位的 Flash 存储芯片组成一个 4M32 位的半导体只读存储器。试回答：（1）该存储器的数据线数？（2）该存储器的地址线数？（3）共需几片这种存储芯片？3. 什么是总线通信控制？为什么需要总线通信控制？4 .假设指令字长为 16 位，操作数的地址码为 6 位，指令有零地址、一地址、二地址三种格式。（1）设操作码固定，若零地址指令有 M 种，一地址指令有 N 种，则二地址指令最多有几种？（2）采用扩
11、展操作码技术，二地址指令最多有几种？（3）采用扩展操作码技术，若二地址指令有 P 条，零地址指令有 Q 条，则一地址指令最多有几种？5. 在什么条件和什么时间，CPU可以响应I/O的中断请求？6. 什么叫刷新？为什么要刷新？刷新有几种方法？7. 试分析计算机中采用总线结构有何优点？8.指令格式结构如下图所示，试分析指令格式及寻址方式特点。15 10 9 5 4 0OP 目标寄存器 源寄存器 9. 什么是多重中断？实现多重中断的必要条件是什么？10. 已知某 16 位机的主存采用半导体存储器，地址码为 18 位，若使用 8K8位的 SRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式
12、。试回答：（1）若每个模板为 32K16 位，共需几个模板？（2）每个模块内共有多少片 RAM 芯片？（3）主存共需多少片 RAM 芯片？11. 为什么要设置总线判优控制？常见的集中式总线控制有几种？12. 假设指令字长为 16 位，操作数的地址码为 6 位，指令有零地址、一地址、二地址三种格式。（1）设操作码固定，若零地址指令有 M 种，一地址指令有 N 种，则二地址指令最多有几种？（2）采用扩展操作码技术，二地址指令最多有几种？（3）采用扩展操作码技术，若二地址指令有 P 条，零地址指令有 Q 条，则一地址指令最多有几种？1. 已知x=-0.0100,y=0.1001,要求用补码运算方法求
13、x-y=?,给出计算过程，指出计算结果是否溢出2.设机器字长为 16 位，定点表示，数符 1 位，尾数 15 位，问：(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？3. 已知：X=-0.1110，Y=0.1101，用原码一位乘求：XY 原 =？4.已知x=-0.1011,y=0.0101,要求用补码运算方法法求x-y=?,给出计算过程，指出计算结果是否溢出5.设机器字长为 32 位，定点表示，数符 1 位，尾数 31 位，问：(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多
14、少？最小负数是多少？6.已知：x=2 010（0.11011011） ，y=2 100（-0.10101100 ） ，按机器补码浮点运算步骤求：x + y=?7. 设机器字长为8位（含1位符号位） ，已知x=-87,y=53,用补码运算规则计算x-y=？并判断是否溢出。8. 设机器字长为 8 位，定点表示，数符 1 位，尾数 7 位，问：(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？9. 已知：X=-0.1101，Y=0.1011，用原码一位乘求：XY 原 =？1. 某机有六个中断源，优先顺序按 012345，降序排列，若
15、在某用户程序的运行过程中，一次发生了 3，2,1 级中断请求，画出 CPU 的程序运行轨迹。1 程序2 程序3 程序用户程序t2.设 CPU 内部的部件有：PC 、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出取数指令LDA X（X 为主存地址）在执行阶段所需的全部微操作。3设某机主存容量为 16MB,Cache 的容量为 16KB。每字块有 8 个字，每个字32 位。设计一个四路组相联映像（即 Cache 每组内共有 4 个字块）的 Cache组织，要求：画出主存地址字段中各段的位数。4. 设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号，用MREQ作
16、读写控制信号。现有下列存储芯片：WR/RAM：1K4 位、4K8 位ROM：2K8 位以及 74138 译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要求：（1）存储芯片地址空间分配为：A000HA7FFH 为系统程序区；A800HAFFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的二进制地址范围。（3）详细画出存储芯片的片选逻辑。ROMAi 0CSDn0PD/rog RAMAi 0CSDn0OEWG12ABCBAY76Y05. 某机有五个中断源 L1、L2、L3、L4、L5，按中断响应的优先次序由高向低排序为 L1L2L3L4L5，现要求中断处理
17、次序改为 L1L4L5L2L3，根据下示格式，写出各中断源的屏蔽字。中断源 屏蔽字1 2 3 4 5L1L2L3L4L51 1 1 1 10 1 1 0 00 0 1 0 00 1 1 1 10 1 1 0 16.设 CPU 内部的部件有：PC 、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出加法指令ADD X（X 为主存地址）在执行阶段所需的全部微操作。7设某计算机采用直接映像 Cache，已知主存容量为 4MB，Cache 容量 4096B,字块长度为 8 个字（32 位/字） 。（1）画出反映主存与 Cache 映像关系的主存地址各字段分配框图，并说明每个字段的名称及
18、位数。(2) 设 Cache 初态为空，若 CPU 依次从主存第 0,1，99 号单元读出 100个字（主存一次读出一个字） ，并重复按此序读 10 次，问命中率为多少？8. 设 CPU 共有 16 根地址线，8 根数据线，并用 作为访存控制信号(低MREQ电平有效)，用 作读写控制信号，现有下列存储芯片：WR/RAM：1K4 位、4K8 位ROM：2K8 位、4K8 位以及 74138 译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要求：（1）主存地址空间分配：8000H87FFH 为系统程序区；8800H8BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3
19、）详细画出存储芯片的片选逻辑。G12ABCBAY76Y09. 某机有五个中断源 L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为 L0L1L2L3L4，现要求中断处理次序改为 L1L3L4L0L2，根据下示格式，写出各中断源的屏蔽字。中断源 屏蔽字0 1 2 3 4L0L1L2L3L410.设 CPU 内部的部件有：PC 、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出取指周期的全部微操作。11设某机主存容量为 16MB,Cache 的容量为 16KB。每字块有 8 个字，每个字32 位。设计一个四路组相联映像（即 Cache 每组内共有 4 个字块）的 C
20、ache组织，要求：画出主存地址字段中各段的位数。12. 设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号，用MREQ作读写控制信号。现有下列存储芯片：WR/RAM：1K4 位、2K8 位、8K8 位、16K1 位、4K4 位ROM：2K8 位、8K8 位、32K8 位以及 74138 译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要求：（1）存储芯片地址空间分配为：08191 为系统程序区；819232767 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的二进制地址范围。（3）详细画出存储芯片的片选逻辑。ROMAi 0CSDn0PD/rog RAMAi 0CSDn0OEWG12ABCBAY76Y0
