1、1,4.3.4 加法器,举例：A=1101, B=1001， 计算A+B。,0,1,1,0,1,0,0,1,1,加法运算的基本规则：,(1) 逢二进一。,(2) 最低位是最低位两个数相加，不需考虑进位。,(3) 其余各位都是三个数相加，包括被加数、加数和低位来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,半加，用半加器实现,全加，用全加器实现,2,设：A-被加数；B-加数；S-本位和；CO-进位。,真值表:,1、半加器：不考虑进位，将两个一位二进制数A和B相加。,半加和:,向高位的进位:,逻辑图:,逻辑符号:,一、1位加法器,3,如果用与非门组成半加器，则将上式用代数法变
2、换成与非与非形式：,由此画出用与非门组成的半加器,用5个与非门实现,用4个与非门实现,用7个与非门实现,用5个与非门实现,4,2. 全加器：将两个1位二进制数及来自低位的进位相加 （合并0项，求反，74LS183用与或非门实现。）,真值表:,全加和:,向高位的进位:,逻辑符号:,逻辑图:,5,也可用异或门和与或非门实现全加器,6,二、多位加法器：进行两个多位二进制数的相加,1.串行进位加法器：依次将低位的进位输出接到高位的进位输入，每一位的相加结果都必须等到低一位进位产生以后才能建立（行波进位加法器）。,4位二进制加法器：A3A2A1A0+B3B2B1B0,0,1,1,0,1,0,0,1,1,
3、=C3S3S2S1S0,7,这种加法器的最大缺点是运算速度慢，做一次加法运算可能需要四个全加器的传输延迟时间。但是其电路结构比较简单,2.超前进位加法器：,最低位,可由A0、B0求出S0、(CO)0,可由A1、B1、 (CO)0求出S1、(CO)1,高低位之间：,8,4位超前进位加法器74LS283的逻辑图,同理： 可由A2、B2、 (CO)1求出S2、(CO)2,加到第i位的进位输入信号是两个加数第i位以前各位（0 j-1）的函数，可在相加前由A,B两数确定。 优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。,74LS283,9,全加器74LS283的管脚图,图形符号,10,A
4、7A6A5A4A3A2A1A0 + B7B6B5B4B3B2B1B0,B3B2B1B0,A3A2A1A0,0,B7B6B5B4,A7A6A5A4,C7 S7S6S5S4,S3S2S1S0,=C7S7S6S5S4S3S2S1S0,0,1,1,0,1,0,0,1,1,1,1,0,1,0,0,1,1,低4位,高4位,例18位二进制数相加,11,解：列出代码转换电路的逻辑真值表：,可得：Y3Y2Y1Y0=DCBA+ 0011,例2设计一个能将BCD代码转换为余3代码的代码转换器。,12,输出函数式,4.3.5 数值比较器,用来将两个同样位数的二进制数A、B进行比较，并能判别其大小关系的逻辑器件，叫做数
5、值比较器。,一、一位数值比较器：,两个二进制数A、B，设：AB时l=1，A=B时g=1， AB时m=1,l、g、m是互相排斥的，任何时刻只能有一个为1。可用l、g、m中的任何两个函数表示出第三个函数。,1,0 00,11,0 0,1,00 0,Y(AB),Y(A=B),Y(AB),13,逻辑图：,14,A=A3 A2 A1 A0 B=B3 B2 B1 B0,二、多位数值比较器,例：两个4位二进制数A和B进行比较,g3 l3 m3,g2 l2 m2,g1 l1 m1,g0 l0 m0,比较两个多位数A和B时，必须从高而低逐位比较。只有高位相等时，才需要比较低位，高位能比较出大小，则无须比较低位，
6、各位都相等时，A=B.所以，可以利用1位比较的结果求出A、B比较的结果。,设：AB时L=1，A=B时G=1， AB时M=1,四位数码比较器的真值表,a3 b3 1 0 0,a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0,a3=b3 a2=b2 a1= b1 a0 b0 0 0 1,a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0,a3=b3 a2=b2 a1b1 0 0 1,a3=b3 a2=b2 a1 b1 1 0 0,a3=b3 a2b2 0 0 1,a3=b3 a2b2 1 0 0,a3 b3 0 0 1,16,L=l3+g3l2+g3g2l1+g3g2g1
7、l0,同理：,M=m3+g3m2+g3g2m1+g3g2g1m0,G=g3g2g1g0,L、G、M是互相排斥的，任何时刻只能有一个为1。可用L、G、M中的任何两个函数表示出第三个函数。,17,L=l3+g3l2+g3g2l1+g3g2g1l0,M=m3+g3m2+g3g2m1+g3g2g1m0,G=g3g2g1g0,Y(AB)=A3B3+(A3B3)A2B2+(A3B3)(A2 B2)A1B1 +(A3B3)(A2B2)(A1B1)A0B0 +(A3B3)(A2B2)(A1B1)(A0B0)I(AB) (4.3.33),Y(AB)=A3B3+(A3B3)A2B2+(A3B3)(A2 B2)A1
8、B1 + (A3B3)(A2B2)(A1B1)A0B0 +(A3B3)(A2B2)(A1B1)(A0B0)I(AB) (4.3.32),Y(A=B)=(A3 B3)(A2 B2)(A1 B1)(A0 B0)I(A=B) (4.3.34),18,4位数值比较器 74LS85,四位集成电路比较器74LS85,74LS85的管脚图,图形符号,20,四位集成电路比较器74LS85功能表,21,例1. 比较两个8位二进制数的大小 C=C7C6C5C4C3C2C1C0 , D=D7D6D5D4D3D2D1D0,010,最 后 结 果,例2. 比较两个7位二进制数的大小 C= C6C5C4C3C2C1C0
9、, D= D6D5D4D3D2D1D0,C7=0 , D7=0,与门电路,4.4 组合逻辑电路中的竞争冒险现象,4.4.1、竞争冒险现象及其成因,在前面讲述的组合逻辑电路的分析和设计，都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要观察一下输入信号逻辑电平发生变化的瞬间电路的工作情况。,Y,Y,我们把门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争冒险现象。,或门电路,Y,24,4.4.2 检查竞争冒险现象的方法,1、列真值表检查有两个或两个以上输入信号改变状态，而输出保持1或0不变时，则存在竞争冒险，有
10、可能产生干扰脉冲。 2、在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断。只要输出端的逻辑函数在一定条件下能简化成：,则可判定存在竞争冒险。,25,同一输入变量经不同途径到达输出门的情况 （m、n 均为正整数）,A,A,A,A,26,例1：判断下图两个电路中是否存在竞争冒险，已知任何瞬间输入变量只可能有一个改变状态。,存在竞争-冒险,存在竞争-冒险,27,3、用计算机辅助分析的办法分析 4、用实验的方法检查。,3.4.3 消除竞争-冒险的方法,竞争冒险是组合逻辑电路中经常会发生的一种现象，必须采取恰当的措施加以防止。 消除竞争冒险现象的方法有： 1.接入滤波电容。 2.引入选
11、通脉冲。 3.修改逻辑设计,增加冗余项。 在负载电路对竞争冒险所产生的尖峰脉冲不敏感时，如负载为发光器件，竞争冒险所产生的尖峰脉冲对电路的工作没有影响，可不必考虑这一问题。,28,接入滤波电容克服竞争冒险,存在竞争-冒险,克服了竞争冒险,引入取样脉冲克服竞争冒险,L,取样脉冲,克服了竞争冒险,存在竞争-冒险,有相接的卡诺图,加搭接块的卡诺图,修改逻辑设计,增加冗余项，克服竞争冒险,BCA,BCA,31,当B=C=1时,克服了竞争冒险,32,组合逻辑电路的特点 组合逻辑电路逻辑功能的描述方法组合逻辑电路的分析方法和设计方法掌握3线8线译码器74LS138、数据选择器74LS153、74LS151 以及4位加法器74LS283的逻辑功能。掌握用译码器、数据选择器、加法器设计组合逻辑电路的方法，分析方法。组合逻辑电路中的竞争冒险现象的概念，消除竞争冒险现象的方法,
