1、 超大规模集成电路课程论文题目： 超大规模集成电路的设计方法院 系： 物理与电子工程学院 专 业： 电子信息科学与技术 年 级： 1011 电科 学 号： 2010111148 姓 名： 叶春梅 指导老师： 张婧婧 完成时间： 2013、5、2 超大规模集成电路的设计方法作者：叶春梅指导老师：张婧婧(襄樊学院，物理与电子信息工程学院)摘要：本文在概述超大规模集成电路设计步骤上，详细的论述了各种设计集成电路的方法，讨论了全定制法、标准单元设计方法、积木块设计方法、门阵列设计方法以及可编程逻辑器件设计方法的特点和适用范围。关键词：集成电路;全制定法;标准单元设计法Abstracts：On the
2、basis of VLSI design method, this thesis detailed expounds the methods of design of integrated circuits, discusses the custom law, full customization method, standard unit design method ,building block design ,gate array method and design method of programmable logic devices s characteristics and ap
3、plicability.Keywords: integrate circuit;full customization method;standard unit design method1 引言所谓集成电路就是将晶体管、电阻、电容、等各种电子元器件以相互联系的状态集成到半导体材料（主要是硅）或者绝缘体材料薄层片子上，再用一个管壳将其封装起来，构成一个完整的、具有一定功能的电路或系统。自 1959 年以来，集成电路技术发生了惊人的变化。第一个设计出来的集成电路只有四个晶体管，而三十年以后的今天，在 1989 年，一个芯片上集成的晶体管数目已超过一千万个。集成电路经历了 SSI（小规模） 、MSI
4、（中规模） 、LSI（大规模） 、VLSL（超大规模）阶段，目前已开始进入特大规模集成电路ULSI（Ultra Large Scale Integration）阶段。2 集成电路设计流程图集成电路的设计过程：设计创意+仿真验证集成电路芯片设计流程图框架如下：否是否是否是功能要求行为设计（VHDL）行为仿真综合、优化-网表时序仿真布局布线-版图后仿真设计完成图一 设计流程图3 设计的基本过程功能设计逻辑和电路设计版图设计（1）系统功能设计目标：实现系统功能，满足基本性能要求过程：功能块划分，RTL 级描述，行为仿真其中功能块划分的原则是既要使功能块之间的连线尽可能的少，接口清晰，又要功能各自独立
5、设计。同时在功能块最大规模的选择时要考虑设计软件可处理的设计级别。（2）逻辑和电路设计概念：确定满足一定的逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构。过程：A数字电路：RTL 级描述逻辑网表逻辑模拟与验证，时序分析和优化B模拟电路：尚无良好的综合软件RTL 级仿真通过后，根据经验进行电路设计图二逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图软件支持：逻辑综合、逻辑模拟、电路模拟、时序分析等软件（EDA 软件系统中已集成） 。（3）版图设计概念：根据逻辑与电路功能和性质要求以及工艺水平要求来设计光刻用的掩膜版图，IC 设计的最终输出。版图设计过程：由底向上过程1.布局:
6、将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能模块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在制定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。2.设计规则IC 设计与工艺制备之间的借口制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平（包括光刻特性、刻蚀能力、对准容差等）和成品率要求，给出的一组同一工艺及不同工艺层之间几何尺
7、寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。原理图输入模拟单元库 电路模拟与验证4 集成电路设计方法1.全定制设计方法用于通用的数字、模拟、数模混合集成电路。例如：通用微处理器、存储器等。全定制设计是指在电路设计中进行电路结构、电路参数的人工优化，完成电路设计后，人工设计版图中的各个器件和连线，以获得最佳性能（速度和功耗）和最小芯片尺寸。特点：设计周期长，设计成本高，一般适用于对性能要求很高或批量很大的产品，如存储器、微处理器等通用集成电路。特例：（1）对于性能要求较高的专用集成电路，通常当批量超过 10
8、 万块时，也可以采用这种方法；（2）由于模拟、模数集成电路的设计软件尚不成熟，通常也采用这个方法。2.标准单元设计方法（SC 方法）概念：从标准单元库中调用实现经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按照功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。图三芯片布局：芯片中心是单元区，输入/输出单元在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。标准单元设计的主要资源是标准单元库，单元库中单元电路的多少盒设计质量直接影响到设计能力。下面将对标准单元库及标准单元设计技术的特点进行介绍。标准单元库：标准单元库中的单元使
9、用人工优化设计的，力求达到最小的面积和最好的性能，完成设计规则检查和电学验证。标准单元库主要包括:与非门、或非门、触发器、锁存器、移位寄存器;加法器、乘法器、除法器、算术运算单元、FIFO 等较大规模单元;模拟单元模块：振荡器、比较器等。标准单元库的来源:Foundry、第三方单元库提供商、EDA 公司或自行简历。图四走线原则：电源和地线一般要求从单元左右边进出，信号端从上下进出;电源线放在单元外，在布线通道内，以便根据单元功率要求调整宽度，从各单元引出端口。3.积木块设计方法（BBL 方法）布图特点：任意形状的单元（一般为矩形或“L”型） 、任意位置、无布线通道。BBL 单元：较大规模的功能
10、块（如 ROM、RAM、ALU 或模拟电路单元等） ，单元可以用GA、SC、PLD 或全定制方法设计图五4.门阵列设计方法（GA 方法）门阵列设计技术是一种母片半定制技术，它是在一个芯片上把结构和形状完全相同的单元排列成阵列。 每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片。然后根据不同的应用，设计出不同的接触孔板和金属连线版，在单元内部通过不同的连线使单元实现各种门的功能。再通过单元间连线实现所需电路功能。通过制作接触孔和金属连线掩膜版、工艺流片、封装、测试完成专用电路制造。图六门阵列方法的设计特点：设计周期短，设计成本
11、低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性低；门利用率低；芯片面积浪费。5. 可编程逻辑器件设计方法概念：用户通过生产商提供的通用器件自行进行现场编程和制造，得到所需的专用集成电路。现场编程是指采用熔断丝、电写入等方法对已制备好的通用器件实现编程，得到所需的逻辑功能。特点：不需要制作掩膜版和进行微电子工艺流片，只需要采用相应的开发工具就可以完成设计，有些器件还可以多次擦除，易于系统和电路设计。与 SC、BBL、GA 设计方法相比，设计周期短，设计开发费用低。可编程逻辑电路设计方法主要包括可编程逻辑器件设计（PLD）方法和现场可编程门阵列（FPGA）方法
12、等。可编程逻辑器件分类:PROM、EPROM、EEPROM、PLA、PAL、GAL可编程逻辑阵列（PLA）：实现数字逻辑基本思想：组合逻辑电路可以转换成与-或逻辑基本结构：图七由输入变量组成“与”矩阵，并将其输出馈入到“或”矩阵，设计人员通过对于-或矩阵进行编程处理，得到所需要的逻辑功能。5 结论：集成电路使用晶体管组装成单芯片电路，把大量的微电晶体集成一个很小的芯片，由于成本低、性能高且能量消耗低，使得集成电路产业急速成长。整个电子工业，尤其是使用小型电子装备的，如计算机、电讯、生物科技、太空、国际贸易等，都离不开集成电路。6 参考文献1陈华丽，陆怀恩，等一种提高谐波测量精度的新算法继电器，2003，31（3）：40-43.2祁才君，陈隆道，等应用插值 FFT 算法精确估计电网谐波参数浙江大学学报，2003，37（1） 3Matssin gularity Detection and Protecesing with Wavelets .IEEET ransaction information Theory,1992,38(2)。4甘学温，贾嵩，等。大规模集成电路原理与设计。
