1、1,第五章 中央处理器,2,5.1 CPU的结构与工作原理,一、CPU的功能与结构,1、CPU的功能,*指令控制：程序执行过程,、时长及次序,*操作控制：,*时间控制：,*数据加工：,*中断处理：,3,2、CPU的基本结构,*CPU基本结构：寄存器、运算器，CU、BIU、中断机构，通路,*CPU功能与组成部件：指令控制操作控制时间控制数据加工中断处理,PC、IR、指令译码器ID；,ALU及状态REG、REG组；,中断机构。,4,3、CPU的寄存器组织有用户可见寄存器和控制/状态寄存器两大类。,*用户可见寄存器： -存放地址及数据,条件码REG,数据REG,地址REG,通用REG,5,*控制/状
2、态寄存器： -控制CPU的操作或运算,PC存放指令地址，作循环变量使用，,通常具有计数功能； 顺序型指令占绝大多数,IR存放当前指令内容；,MAR存放CPU所访问存储单元或I/O设备的地址；MDR存放CPU欲写出或已读入的信息(数据或指令)；,程序状态字REG(PSW)存放程序执行状态；,其他REG如段REG、系统模式REG等,6,二、CPU的工作流程,*指令周期：CPU取出并执行一条指令的时间。,*指令周期的特征：不同指令类型及寻址方式的指令周期可能不同。,7,三、指令执行过程,1、指令的执行过程,*取指令阶段：取指令操作步骤 分析指令结果,PCMAR访问MEMMDRIR；+“1”PC,*执
3、行指令阶段：操作步骤,8,指令执行过程的特征：,指令执行过程由若干有序的操作组成；,取指令阶段的操作及步骤基本上是通用的；,执行指令阶段的操作及步骤受指令格式的影响,9,2、指令执行过程与CPU的基本操作,*指令执行过程：由若干有序的基本操作组成,*CPU的基本操作类型：由CPU结构及指令执行过程确定,REG间传送 存储器读 存储器写 算逻运算,R源1及R源2ALU(运算)R结果,R源R目标；,MARMEM(读)MDR；,MAR及MDRMEM(写)；,例1指令R1(R0)执行过程的CPU基本操作序列：, R0MAR 存储器读 MDRR1,10,3、CPU的基本操作与微操作,*术语：微操作CPU
4、内部的原子操作(不能再细化的操作)；微操作序列有序排列的微操作串,(1)寄存器间数据传送操作*操作步骤：利用CPU内部数据通路直接实现数据传送；,(2)存储器读操作*操作步骤：发地址信号、发读信号，等待操作完成、接收数据；,*微操作序列： 1Read ；实现MARABus、ReadCBus操作 M(MAR)MDR ；实现等待完成、DBusMDR操作,*微操作序列：R源R目标,11,(3)存储器写操作*操作步骤：发地址信号、发写信号，发送数据、等待操作完成；,*微操作序列： 1Write ；实现MARBus、WriteCBus操作 MDRM(MAR) ；实现MDRDBus、等待完成操作,12,(
5、4)算术逻辑运算操作*操作需求：ALU为组合逻辑部件运算过程中，入端数据稳定，运算结束时，出端数据存到稳定部件；,*微操作序列： R源1ALU ；R源可为MDR R源2ALU ；R源1、R源2的数据通路不冲突时，可并行 OPALU ；OP种类由ALU功能决定 ALUR结果 ；R结果可与R源为同一寄存器,*操作步骤：2个源寄存器数据送ALU入端并保持，向ALU发运算命令，运算后数据送结果寄存器；,13,例2指令R1(R0)执行过程的微操作序列：,例3指令R2(R0)+(R1)执行过程的微操作序列：,14,四、数据通路组织,*数据通路：是CPU内部部件间传递数据的物理通道，有总线通路、专用通路两种
6、；,*数据通路对指令执行过程的影响：微操作序列微操作步序列数据通路决定了步数；,*术语：微操作步能够并行执行的微操作；微操作步序列有序排列的微操作步串,*指令执行性能：指令执行过程微操作序列所对应微操作步序列的执行时间,数据通路的影响决定了指令执行性能，影响运算器组织方法,15,1、总线数据通路有单总线通路、双总线通路等多种类型。,(1)单总线数据通路*连接方式：各部件的输入/输出引脚连接到同一条总线上；,*微操作特性：同时只能执行一个数据传送操作，即连续的数据传送操作必须串行执行；,16,3、单总线通路CPU的指令执行过程以基于REG的CPU为例，假设PC具有计数功能,*例2单字长的取数指令
7、R1(R0)的微操作步序列：,t1：PCMAR， 1Read ；用(PC)读MEMt2：(PC)+1PC，M(MAR)MDR ；(PC)+“1”t3：MDRIR ；指令IR,t1t3：略t4：R0MAR，1Read ；用(R0)读MEMt5： M(MAR)MDR ；等待操作完成t6：MDRR1，1End ；数据R1,*例1取指令阶段的微操作步序列：对所有指令通用,注：PCMAR与1Read可放在同一步(MAR仅起传递作用)；PCMAR与(PC)+1PC不能放在同一步(部件使用冲突),注：End为“指令周期结束”信号，可触发进入下个CPU周期,17,*例3单字长的存数指令(R1)(R0)的微操作
8、步序列：,t1t3：略t4：R1MAR，1Write ；用(R0)写MEMt5：R0MDR，MDRM(MAR)，1End ；写到(R1)单元,注：R1MAR与R0MDR不能放在同一步(总线使用冲突),*例4单字长的加法指令R2(R0)+(R1)的微操作步序列：,t1t3：略t4：R0Y ；YALU不受限制t5：R1ALU，ADDALU，ALUZ ；(R0)+(R1)Zt6：ZR2，1End ；(Z)R2,注：R1ALU与ALUZ可放在同一步(使用不同通路),18,5.2 控制器的组成与工作原理,*CPU工作流程的实现：,*控制器的主要功能：指令控制操作控制时间控制中断处理,循环地执行微操作步序
9、列的所有微操作,产生CPU工作流程对应的操作控制信号；,实现操作控制信号的时序(时长及次序)；,检测中断请求，适时进行处理,循环地按(PC)取指令、执行指令、改变(PC)；,19,一、控制器的基本结构,*基本结构：由CU、BIU、中断机构组成；,*种类：硬布线控制器、微程序控制器,*工作原理：循环地产生实现CPU功能的微操作控制信号,20,二、时序系统组成,*时序系统的目标：提供循环的、微操作级的时间基准信号！,1、CPU工作流程的相关周期及时序*CPU工作流程：,21,(1)机器周期*机器周期：CPU工作流程中的基本过程所需的时间；,*机器周期长度：通常以总线周期为基础确定长度；,*机器周期
10、的表示：,CPU工作流程由n个机器周期组成；,每个机器周期各用一个触发器表示其状态；,22,(2)节拍周期(又称时钟周期)*节拍周期：CPU内部最基本操作(即微操作)所需的时间；,*节拍周期长度：max微操作时长，,*节拍周期的表示：每个机器周期由m个节拍周期组成；每个节拍周期用一个触发器表示其状态；,23,(3)节拍脉冲(又称节拍状态、工作脉冲)*节拍脉冲：微操作内部操作控制所需的时间；,24,三、微操作控制信号的时序控制方式,指微操作控制信号的定时方式，又称控制器的控制方式。,1、同步控制方式微操作控制信号的时序受统一的基准时标信号控制,25,2、异步控制方式微操作控制信号的时序只受专门的
11、应答线路控制,*应答协议(握手协议)原理： -应答线路的时序约定发出操作信号后，在对方发出完成信号时，才结束操作,26,3、联合控制方式同步控制与异步控制相结合的方式，又称准同步方式,即：基础为同步控制方式； 处理CPU内部操作可实现同步异步同步控制方式 处理CPU对外部操作,27,四、微操作控制信号的形成,1、CPU基本操作的实现与微操作命令序列,*CPU功能实现：执行微操作步序列,28,例1单总线通路CPU中，写出指令R2(R0)+(R1)的微操作命令序列。,解：指令的微操作步序列：,t1：PCMAR， 1Read t2：(PC)+1PC，M(MAR)MDR t3：MDRIR t4：R0Y
12、 t5：R1ALU，ADDALU，ALUZt6：ZR2，1End,t1：PCout、MARin、Read t2：PC+1、WMFC t3：MDRout、IRint4：R0out、Yin t5：R1out、ADD、Zint6：Zout、R2in、End,指令的微操作命令序列：,29,2、微操作控制信号的形成,*微操作控制信号的有效条件：,有效条件序列名 & 微操作步序号(序列内部),30,*微操作控制信号形成电路：功能按照约定功能实现需求，适时使相应控制信号有效,组成,实质上是个编码器,类型与控制器类型(硬布线、微程序)相对应,31,5.3 硬布线控制器,*时序系统：采用三级时序，循环周期为CP
13、U工作流程；,一、硬布线控制器的基本结构,*核心部件：为CU，CU的核心为微操作控制信号形成电路；,*基本结构：与原理图完全相同；,32,二、微操作控制信号形成电路的设计方法,第步列出所有的微操作命令序列根据指令功能需求、CPU结构列出，并划分成子序列,第步确定时序系统相关参数根据子序列个数及大小的规律确定，包括节拍周期、机器周期、CPU工作流程的组成参数,第步形成所有微操作控制信号的有效逻辑表达式(a)调整微操作命令序列，尽量规整化(b)列出所有微操作控制信号的使用时间表，(c)形成所有微操作控制信号的逻辑表达式,第步画出微操作控制信号形成电路及与相关部件连接图,33,5.4 微程序控制器,
14、一、微程序控制思想,*微程序控制思想： -类似于存储程序原理,*术语：微命令微操作控制信号，微操作是微命令实现的功能；微指令用格式及编码表示、同时执行的一组微命令；微程序完成特定功能(如机器指令)的微指令序列；控制存储器专用于存放微程序的存储器，简称控存(CM)；,控制器自动、逐条取出微指令并执行。,控制器设计简单,将微操作命令序列编写成微程序(微指令串)，所有微程序存放在专用的只读存储器中；,微指令周期取出并执行一条微指令的时间,34,*微程序与微指令：,微程序种类取指、中断等公用微程序，指令操作微程序,35,二、微程序控制器的组成原理,1、微程序控制器的基本组成,*微操作控制信号形成部件：
15、由CM、微指令部件等组成,*时序系统：只由节拍脉冲组成,*微指令部件：AR、IR、操作控制译码及微地址形成电路,36,2、微程序控制器的工作原理,*微指令执行过程：取微指令CM(AR)IR；,执行微指令IR操作控制译码电路微操作实现；,微地址形成电路下条微指令地址,37,*微程序执行过程：按微程序的逻辑顺序、逐条执行,微程序的微指令寻址末条为跳跃寻址、其余为顺序寻址,38,*微程序控制器的工作原理：,循环地产生按(AR)取并执行微指令的微操作控制信号,AR的初值系统启动时由硬件直接给定,与硬布线控制器比较循环周期非CPU工作流程,39,三、微指令格式及编码方式,组成操作控制字段，可表示所有微命
16、令 定长编码,*种类：有水平型和垂直型两种格式；(按操作控制字段的功能分),*水平型微指令格式：能同时定义并执行多个微命令的微指令格式,顺序控制字段，寻址方式须显式表示,40,*垂直型微指令格式：,*两种微指令格式比较：,水平型格式微操作能力强、灵活性强、效率高；,水平型格式执行机器指令速度快；,水平型格式微程序代码效率低,41,2、微指令的编码方式 指操作控制字段的编码方式，又称为微指令控制方式,子字段中微命令特性各微命令互斥(同时有效数1个),42,*字段间接编码方式： -间接控制方式部分微命令用多个子字段编码的逻辑组合表示。,*编码方式的应用：水平型微指令,三种方式均可； 长度与速度的权
17、衡,43,四、微指令地址形成方式,指微指令形成下条微指令地址的方式，即微指令寻址方式,*微指令寻址类型：顺序型寻址AR=AR+1；跳跃型寻址AR=目标地址,1、微指令地址的形成方式,*计数器法(增量法)：AR=(AR)+1，显式或隐式表示,应用适用于顺序型微指令,44,*下址法：AR=(下址字段)，显式表示,应用适用于无条件转移型和顺序型微指令,45,五、微程序控制器设计,第步列出所有的微操作命令步序列根据指令功能需求、CPU结构列出（同硬布线控制器）,第步设计微指令集格式确定微指令格式类型(水平型/垂直型)，按CPU的性能目标确定操作控制字段编码方式， 按微命令使用规律确定微地址形成方法 按
18、微程序调用规律,第步微程序设计编制各功能模块的微程序，确定在CM中的存放位置,第步设计相关电路设计控制信号译码电路和微地址形成电路,46,5.5 CPU举例,1、Intel 8086/8088 CPU基本参数,*指令系统相关约定：数据的表示定点整数、浮点数、字符、逻辑数等；(8b/16b) (16b/32b) (8b) (8b/16b),*CPU的相关参数：机器字长16位； 浮点运算通过Intel 8087实现最大主存空间1MB，最大主存地址空间为1MB/1B=1M；,数据总线宽度8086为16位、8088为8位(准16位CPU)(20位地址+BHE) (20位地址),主存单元长度字节(Byt
19、e)；数据寄存器数据长度为16位，地址长度为3位,47,通用REG8个16位REG，其中4个可用作8个8位REG；,*寄存器组织：,IP与PC同作用，命名不同，与IR对应的寄存器未标出(包含在“EU控制系统”中)；,内部暂存器与MDR同作用、其它功能REG，与MAR对应的寄存器未标出(输出端后)；,*指令队列：由6个8位移位寄存器组成，暂存预取的后继指令，可支持取指阶段和执行阶段的重叠实现。,段REG有代码段、数据段、堆栈段、附加段4种REG，来构成简易的段表，用于存储管理；,FLAG与PSW及条件码寄存器同作用，命名不同；,48,5.6 指令流水技术,一、指令流水线基本原理,*指令执行过程与部件的使用：,*提高性能的方法：提高部件速度，开发并行性,49,1、指令流水线的基本原理,*指令流水基本思想：细化指令执行过程，使各操作阶段均可重叠完成，以减少程序执行时间；,50,2、指令流水线的基本要求,*实现要求：流水线各个段的操作相互独立,*实现要求：流水线各个段的操作同步,方法增设锁存器、数据通路等,
