收藏 分享(赏)

数电总复习.ppt

上传人:jinchen 文档编号:7820673 上传时间:2019-05-26 格式:PPT 页数:203 大小:3.28MB
下载 相关 举报
数电总复习.ppt_第1页
第1页 / 共203页
数电总复习.ppt_第2页
第2页 / 共203页
数电总复习.ppt_第3页
第3页 / 共203页
数电总复习.ppt_第4页
第4页 / 共203页
数电总复习.ppt_第5页
第5页 / 共203页
点击查看更多>>
资源描述

1、数字电子技术基础,四川大学电气信息学院 电工电子教学实验中心,祝同学们身体健康!学业有成!,进位制: 表示数时,仅用一位数码往往不够用,必须 用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则 称为进位计数制,简称进位制。,数 制,基 数: 进位制的基数,就是在该进位制中可能用到的数码个数。,位 权(位的权数): 在某一进位制的数中,每一位的大小都对应着该位上的数码乘上 一个固定的数,这个固定的数就是这一位的权数。权数是一个幂。,基本概念:,数码为:09;基数是10。用字母D表示 运算规律:逢十进一,即:9110。 十进制数的权展开式:,1、十进制:, , , , ,

2、103、102、101、100称为十进制的权。各数位的权是10的幂。,同样的数码在不同的数位上代表的数值不同。,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和,称权展开式。,即:(5555)D5103 510251015100,又如:(209.04)D 2102 0101910001014 102,2、二进制,数码为:0、1;基数是2。用字母B表示 运算规律:逢二进一,即:1110。 二进制数的权展开式: 如:(101.01)B 122 0211200211 22 (5.25)D,加法规则:0+0=0,0+1=1,1+0=1,1+1=10 乘法规则:0.0=0, 0.1=0

3、 ,1.0=0,1.1=1,运算规则,各数位的权是的幂,二进制数只有0和1两个数码,它的每一位都可以用电子元件来实现,且运算规则简单,相应的运算电路也容易实现。,数码为:07;基数是8。用字母O表示 运算规律:逢八进一,即:7110。 八进制数的权展开式: 如:(207.04)O 282 0817800814 82 (135.0625)D,3、八进制数,4、十六进制,数码为:09、AF;基数是16。用字母H来表示 运算规律:逢十六进一,即:F110。 十六进制数的权展开式: 如:(D8.A)H 13161 816010 161(216.625)D,各数位的权是8的幂,各数位的权是16的幂,结论

4、,一般地,N进制需要用到N个数码,基数是N;运算规律为逢N进一。 如果一个N进制数M包含位整数和位小数,即 (an-1 an-2 a1 a0 a1 a2 am)N则该数的权展开式为:(M)N (an-1Nn-1 an-2 Nn-2 a1N1 a0 N0a1 N-1a2 N-2 amN-m )D 由权展开式很容易将一个N进制数转换为十进制数。,数制之间转换,(1)二进制数转换为八进制数: 将二进制数由小数点开始,整数部分向左,小数部分向右,每3位分成一组,不够3位补零,则每组二进制数便是一位八进制数。,将N进制数按权展开,即可以转换为十进制数。,1、二进制数与八进制数的相互转换,(1 1 0 1

5、 0 1 0 . 0 1)B,0 0,0, (152.2)O,(2)八进制数转换为二进制数:将每位八进制数用3位二进制数表示。,= ( 011 111 100 . 010 110)B,(374.26)O,2、二进制数与十六进制数的相互转换,1 1 1 0 1 0 1 0 0 . 0 1 1,(0 0 0,0)B, (1D4.6)H,= ( 1010 1111 0100 . 0111 0110)B,(AF4.76)H,二进制数与十六进制数的相互转换,按照每4位二进制数对应于一位十六进制数进行转换。,3、十进制数转换为二进制数,采用的方法 基数连除、连乘法原理:将整数部分和小数部分分别进行转换。整

6、数部分采用基数连除法,小数部分采用基数连乘法。转换后再合并。,整数部分采用基数连除法,先得到的余数为低位,后得到的余数为高位。,小数部分采用基数连乘法,先得到的整数为高位,后得到的整数为低位。,所以:(44.375)D(101100.011)B,采用基数连除、连乘法,可将十进制数转换为任意的N进制数。,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。,二进制码,数字系统只能识别0和1,怎样才能表示更多的数码、符号、字母呢?用编码可以解决此问题。,二-十进制代码:用4位二进制数b3b2b1b0来表示十进制数中的

7、0 9 十个数码。简称BCD码。,2421码的权值依次为2、4、2、1;余3码由8421码加0011得到;格雷码是一种循环码,其特点是任何相邻的两个码字,仅有一位代码不同,其它位相同。,用四位自然二进制码中的前十个码字来表示十进制数码,因各位的权值依次为8、4、2、1,故称8421 BCD码。,基本逻辑关系与 ( and ) 或 (or ) 非 ( not ),基本逻辑关系,1.与逻辑关系,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,真值表特点:任0 则0, 全1则1,1、“与”逻辑关系和与门,与逻辑:决定事件发生的各条件中,所有条件都具备,事件才会发生(成立)

8、。,2.二极管组成的与门电路,0.3V=逻辑0, 5V=逻辑1此电路实现“与”逻辑关系,与逻辑运算规则 逻辑乘,3.与逻辑关系表示式,Y= AB = AB,基本逻辑关系,0 0=0 0 1=0 1 0=0 1 1=1,2、“或”逻辑关系和或门,或逻辑:决定事件发生的各条件中,有一个或一个以上的条件具备,事件就会发生(成立)。,1. “或”逻辑关系,特点:任1 则1, 全0则0,真值表,基本逻辑关系,2.二极管组成的“或”门电路,0.3V =逻辑0, 3V =逻辑1 此电路实现“或”逻辑关系。,0 0 0 0 1 1 1 0 1 1 1 1,基本逻辑关系,或逻辑运算规则 逻辑加,3.或逻辑关系表

9、示式,Y=A B,基本逻辑关系,0+0=0 0+1=1 1+0=1 1+1=1,3、“非”逻辑关系与非门,“非”逻辑:决定事件发生的条件只有一个,条件不具备时事件发生(成立),条件具备时事件不发生。,特点: 1则0, 0则1,1.“非”逻辑关系,基本逻辑关系,2.非门电路-三极管反相器,三极管反相器电路实现“非”逻辑关系。,非门表示符号:,基本逻辑关系,非逻辑 逻辑反,3.非逻辑关系表示式,非门表示符号:,常见的几种复合逻辑关系,将基本逻辑门加以组合,可构成“与非”、“或非”、 “异或”等门电路。,1、与非门,2、或非门,真值表特点: 相同则0,不同则1,3、 异或门,表示式:,表示式:,异或

10、门,用基本逻辑门组成异或门,4. 与或非运算:,表达式:,门电路小结,门电路小结,为什么需要OC门? 普通与非门输出不能直接连在一起实现“线与”!,集电极开路门(OC门),线与:靠线的连接实现与的逻辑功能。,三态门 (TSL),电路的特点:输出电阻较小 的高、低电平状态外,还具 有高输出电阻的第三态。,0,结论:电路的输出有高阻态、高电平和低电平3种状态。,1.典型的五管TTL与非门,当输入端有低电平时,多发射极三极管处于( )。,(a)与门 (b)OC门 (C)异或门,(a)悬空 (b)接高电位 (C)接地,(a)00 (b)01 (C)10 (d)11,(a)截止状态(b)深度饱和状态(C

11、)放大状态,2.两输入与非门,使输出F=0的输入变量取值为( )。,3.MOS与非门多余输入端的处理方法是( )。,4.为实现“线与”逻辑功能,应选用( )。,5.如果采用负逻辑分析,正与门即( )。,(a)负与门 (b)负或门 (C)或门,d,b,b,b,b,二、判断题: 1.TTL与非门与CMOS与非门的逻辑功能不一样。( ) 2.TTL门电路的额定电源电压为+5V,使用时极性不能接反。 ( ) 3.可将TTL与非门多余输入端经电阻接+5V电源。( ) 4.可将TTL或非门多余输入端接地。( ) 5.多个三态门的输出端相连于一总线上,使用时须只让一个三态门传送信号,其他门处于高阻状态。(

12、) 6.TTL与非门采用复合管作输出级的负载,可提高TTL与非门的带负载能力。( ) 7.三输入与非门,当其中一个输入端的值确定后,输出端的值就能确定。( ) 8.可将与非门的输入端并联后作非门使用。( ) 9.门电路具有多个输入端和多个输出端。( ) 10.典型TTL与非门输出高电平为5V、低电平为2V。( ),三、写出图示电路的逻辑函数表达式:,A,A,A,A,B,B,B,B,CS,F,F,F,F,&,1,1,TG,1,&,&,“1”,TTL:F=1 CMOS:F=1,500,逻辑代数的公式、定理和规则,逻辑代数的公式和定理,(1)常量之间的关系,(2)基本公式,分别令A=0及A=1代入这

13、些公式,即可证明它们的正确性。,(3)基本定理,利用真值表很容易证明这些公式的正确性。如证明AB=BA:,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等幂率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1率A+1=1,证明分配率:A+BC=(A+B)(A+C),证明:,(4)常用公式,分配率A+BC=(A+B)(A+C),0-1率A1=1,分配率A(B+C)=AB+AC,0-1率A+1=1,不同表达式之间的相互转换举例,作业:P120 3.3.1 (f),(l),(m),逻辑函数的最小项及其性质,如

14、果一个函数的某个乘积项包含了函数的全部变量,其 中每个变量都以原变量或反变量的形式出现,且仅出现 一次,则这个乘积项称为该函数的一个标准积项,通常 称为最小项。,3个变量A、B、C可组成8个最小项:,逻辑函数的卡诺图化简,1、最小项,通常用符号mi来表示最小项。下标i的确定:把最小项中 的原变量记为1,反变量记为0,当变量顺序确定后,可以 按顺序排列成一个二进制数,则与这个二进制数相对应的 十进制数,就是这个最小项的下标i。,3个变量A、B、C的8个最小项可以分别表示为:,2、最小项的表示方法,3、最小项的性质:,任意一个最小项,只有一组变量取值使其值为1。,全部最小项的和必为1。,任意两个不

15、同的最小项的乘积必为0。,4、逻辑函数的最小项表达式,任何一个逻辑函数都可以表示成唯一的一组 最小项之和,称为标准与或表达式,也称为 最小项表达式。,如果列出了函数的真值表,则只要将函数值为1的那些最 小项相加,便是函数的最小项表达式。,将真值表中函数值为0的那些最小项相加,便可得到反函数的最小项表达式。,1、卡诺图:将真值表或逻辑函数式用一个特 定的方格图表示,称为卡诺图。,最小项: 输入变量的每一种组合。,卡诺图的画法: (二输入变量),输入变量,卡诺图化简逻辑函数,输入变量,卡诺图的画法(三输入变量),四输入变量卡诺图,有时为了方便,用二进制对应的十进制表示单元格的编号。单元格的值用函数

16、式表示。,F( A , B , C )=( 1 , 2 , 4 , 7 ),F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),逻辑函数以一般的逻辑表达式给出:先将函数 变换为与或表达式(不必变换为最小项之和的 形式),然后在卡诺图上与每一个乘积项所包 含的那些最小项(该乘积项就是这些最小项的 公因子)相对应的方格内填入1,其余的方格内 填入0。,2、卡诺图的填写,例:,变换为与或表达式,3、卡诺图化简的依据,任何两个(21个)标1的相邻最小项,可以合并为一项,并 消去一个变量(消去互为反变量的因子,保留公因子)。,任何4个(22个)标1的相邻最小项,可

17、以合并为一项, 并消去2个变量。,任何8个(23个)标1的相邻最小项,可 以合并为一项,并消去3个变量。,小结:相邻最小项的数目必须为个才能合并为一项,并消去个变量。包含的最小项数目越多,即由这些最小项所形成的圈越大,消去的变量也就越多,从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。,适用输入变量为3、4个的逻辑代数式的化简;化简过程比公式法简单直观。,3)每一项可重复使用,但每一次新的组合,至少包含一个未使用过的项,直到所有为1的项都被使用后化简工作方算完成。,1)上、下、左、右相邻 (n=0,1,2,3)个项,可组成一组。,2)先用面积最大的组合进行化简,利用吸收

18、规则,可吸收掉n个变量。,用卡诺图化简的规则: 对于输出为1的项,4、卡诺图化简,4)每一个组合中的公因子构成一个“与”项,然后将所有“与”项相加,得最简“与或”表示式。 5)无所谓项当“1”处理。,用卡诺图化简规则(续),例1,Y=A+B,或门,A,B,4)每一个组合中的公因子构成一个“与”项,然后将所有“与”项相加,得最简“与或”表示式。 5)无所谓项当“1”处理。,用卡诺图化简规则(续),例1,Y=A+B,或门,A,B,图形法化简的基本步骤,逻辑表达式或真值表,卡诺图,1,1,合并最小项,最简与或表达式,2,冗余项,2,3,3,将代表每个圈的乘积 项相加,例2,用卡诺图化简,F=(A,B

19、,C,D)= (0,2,3,5,7,8,9,10,11,12,13,14,15),用卡诺图化简,例3,例4:,首先: 逻辑代数式卡诺图,1,1,含约束项的逻辑函数的化简,函数可以随意取值(可以为0,也可以为1)或不 会出现的变量取值所对应的最小项称为随意项, 也叫做约束项或无关项。用符号“”、“”或“d”表示。,1、约束项,例如:判断一位十进制数是否为偶数。,输入变量A,B,C,D取值为00001001时,逻辑函数Y 有确定的值,根据题意,偶数时为1,奇数时为0。,A,B,C,D取值为1010 1111的情况不会出现或不允许出现,对应的最小项属于随意项。用符号“”、“”或“d”表示。,随意项之

20、和构成的逻辑表达式叫做 随意条件或约束条件,用一个值恒为 0 的条件等式表示。,含有随意条件的逻辑函数可以表示成如下形式:,2、含随意项的逻辑函数的化简,在逻辑函数的化简中,充分利用随意项可以得到更加简 单的逻辑表达式,因而其相应的逻辑电路也更简单。在 化简过程中,随意项的取值可视具体情况取0或取1。具 体地讲,如果随意项对化简有利,则取1;如果随意项 对化简不利,则取0。,不利用随意项的化简结果为:,利用随意项的化简结果为:,例5:已知真值表如图,用卡诺图化简。,化简时可以将无所谓状态当作1或 0,目的是得到最简结果。,F=A,P121 3.2.2 (e),(f),(g),(h),L(A,B

21、,C,D)=m(0,2,4,6,9,13)+ d(1,3,5,7,11,15),逻辑函数的表示方法,五种表示方法,卡诺图,波形图,逻辑函数的表示法,1、真值表,真值表:是由变量的所有可能取值组合及其对应的函数值所构成的表格。,真值表列写方法:每一个变量均有0、1两种取值,n个变 量共有2i种不同的取值,将这2i种不同的取值按顺序(一般 按二进制递增规律)排列起来,同时在相应位置上填入函 数的值,便可得到逻辑函数的真值表。,逻辑函数的表示方法,一输入变量,二种组合,二输入变量,四种组合,三输入变量,八种组合,真值表,逻辑函数的表示方法,四输入变量,16种组合,真值表(四输入变量),例如:当A=B

22、=1、或则B=C=1时,函数Y=1;否则Y=0。,2、逻辑表达式,逻辑表达式:是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。,函数的标准与或表达式的列写方法: 将函数的真值表中那些使函数值为1的最小项相加,便 得到函数的标准与或表达式。,3、卡诺图,卡诺图:是由表示变量的所有可能取值组合的小方格所构成的图形。,逻辑函数卡诺图的填写方法:在那些使函数值为1的变 量取值组合所对应的小方格内填入1,其余的方格内填 入0,便得到该函数的卡诺图。,4、逻辑图,逻辑图:是由表示逻辑运算的逻辑符号所构成的图形。,、波形图,波形图:是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、

23、低电平所构成的图形。, , , , , , , , , ,分析方法步骤:,组合逻辑电路的分析方法和设计方法,组合逻辑电路的分析方法,组合逻辑电路的分析方法,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时,输出Y为1,否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意,表决就通过。,4,逻辑图,逻辑表达式,例1:,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关,而与输入C无关。Y和A、B的逻辑关系为:A、B中只要一个为0,

24、Y=1;A、B全为1时,Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,例2:,例3:,本图功能:二选一电路。,M=0时:门1输出恒为1, A信号被拒之门外。,方法步骤:,根据题意列真值表,组合逻辑电路的设计,例1:用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判,一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。,设主裁判为变量A,副裁判分别为B和C;表示成功 与否的灯为Y,根据逻辑要求列出真值表。,设主裁判为变量A,副裁判分别为B和C;表示成功 与否的灯为

25、Y,根据逻辑要求列出真值表。,卡诺图,最简与或表达式,逻辑变换,逻辑电路图,1,1,1,Y=,AB,+AC,例2,设计一个三人表决逻辑电路,要求: 三人A、B、C各控制一个按键,按下为“1”,不按为“0”。多数(2)按下为通过。通过时L1,不通过L0。用与非门实现。,2、用画卡诺图化简,L= AC + BC + AB,3、 写出最简“与或”式,1、列真值表,用与非门实现逻辑电路,例3: 交通灯故障监测逻辑电路的设计。,红灯R 黄灯Y 绿灯G,单独亮正常,黄、绿同时亮正常,其他情况不正常,2、卡诺图化简,3、写最简逻辑式,设:灯亮为“1”,不亮为“0”, 正常为“0”,不正常为“1”。,例3,4

26、、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢?,用与非门构成逻辑电路,74138集成译码器,真值表,输入:自然二进制码,输出:低电平有效,常用类型:,2线 4线译码器 型号: 74LS139 3 线 8线译码器 型号: 74LS138 4 线 16线译码器 型号: 74LS154,译码器的应用,1)逻辑函数产生器 2)用二进制译码 器实现码制变换 3)计算机中的地址译码电路 4)数据分配器,用途:,1、用二进制译码器实现逻辑函数,写出函数的标准与或表达式,并变换为与非-与非形式。,画出用二进制译码器和与非门实现这些函数的接线图。,例2:用一个3线8线译码器产生函数F=m0+m2+m

27、4+m7 (逻辑函数产生器),由74LS138构成的1路-8路数据分配器,3、集成数据选择器,型号:74LS153(国产T1153-T4153)双4选1数据选择器,集成8选1数据选择器74LS151,74LS151的真值表,根据已知输出函数来构成函数产生器的过程是: 1)将函数变换成最小项表达式; 2)根据最小项表达式确定各数据输入端的二元常量。,用数据选择器实现逻辑函数的步骤:,例1:试用8选1数据选择器产生逻辑函数,解:把式,变换成最小项表达式,由上式可知C3、C5、C6、C7为逻辑1,其它输入为 逻辑0。由此得到逻辑函数产生器如下图所示:,例2:试用上例的数据选择器产生 L=ABC。,解

28、:根据逻辑表达式 L=ABC列出真值表, 如右表所示。,由表中对应L为1的最小项可知,C1、C2、C4、 C7为1,其它输入为0。得到的函数产生器如下 图所示。,写出F1、F2的函数表达式,触发器,概述,构成组合逻辑电路的基本单元为逻辑门,而构成时序逻辑电路的基本单元是触发器。,基本RS触发器,0 0,禁止,波形图(时序图),置1,置0,置1,置1,置1,保持,不允许,同步RS触发器,CP1时,工作情况与基本RS触发器相同。,同步触发器,1. 电路组成,触发器功能表,R、S 控制端,CP R S Q n+1 说明1 0 0 Qn 保持1 0 1 1 置11 1 0 0 清01 1 1 不定 避

29、免0 Qn 保持,时钟控制电平触发的R-S触发器,时钟控制 只有CP=1时,输出端状态才能改变,电平触发 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变,2. 功能分析,波形图,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,边沿D触发器,维持阻塞型J-K触发器 (续),R复位端 S置位端R=0,S=1时Q=0R=1,S=0时Q=1 正常工作时R=1,S=1,R、S端功能,CP下降沿触发的J-K触发器的R、S功能相同,J、K控制端的功能,CP上升沿触发,维持阻塞型J-K触发器(续),CP 下降沿触发的J-K触发器J、K功能相同,只是在CP下降沿触发,用

30、J-K触发器构成2分频器,当JK=11时,在CP上升沿翻转,FQ = FCP/2,RS,JK甩空或通过 4.7k的电阻接高电平,T触发器,在CP操作下,根据输入信号T的情 况不同,凡是具有保持和计数功 能的电路都叫T型触发器。,结构: 在JK触发器中,令J=K=T则有,可知:T触发器的功能是当T为1时,为计数状态;当T为0时为保持状态。,T触发器,状态图,时序图,D触发器,在CP操作下,根据输入信号D情况的 不同,具有置 0、置1功能的电路 称为D触发器。,特性方程:,特性表,驱动表,波形图,在数字电路中,凡在CP时钟脉冲控制下,根据输入信号D情况的不同,具有置0、置1功能的电路,都称为D触发

31、器。,D触发器,画波形 P209 5.2.4,A=0,B=1,A=0,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析方法,时序电路的分析步骤:,计算,4,例,时钟方程:,输出方程:,同步时序电路的时钟方程可省去不写。,驱动方程:,1,写方程式,2,求状态方程,JK触发器的特性方程:,将各触发器的驱动方程代入,即得电路的状态方程:,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0

32、 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6个状态分别是05这6个十进制数字的格雷码,并且在时钟脉冲CP的作用下,这6个状态是按递增规律变化的,即: 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时,计数器又重新从000开始计数,并产生输出Y1。,例,输出方程:,同步时序电路,时钟方程省去。,驱动方程:,1,写方程式,2,求状态方程,T触发器的特性方程:,将各触发器的驱动方程代入,即得电路的状态方程:,3,计算、列状态表,4,5,电路功能,由状态图可以看出,当输

33、入X 0时,在时钟脉冲CP的作用下,电路的4个状态按递增规律循环变化,即: 0001101100 当X1时,在时钟脉冲CP的作用下,电路的4个状态按递减规律循环变化,即: 0011100100 可见,该电路既具有递增计数功能,又具有递减计数功能,是一个2位二进制同步可逆计数器。,画状态图时序图,例,异步时序电路,时钟方程:,驱动方程:,1,写方程式,2,求状态方程,D触发器的特性方程:,将各触发器的驱动方程代入,即得电路的状态方程:,3,计算、列状态表,4,5,电路功能,由状态图可以看出,在时钟脉冲CP的作用下,电路的8个状态按递减规律循环变化,即: 000111110101100011010

34、001000 电路具有递减计数功能,是一个3位二进制异步减法计数器。,画状态图、时序图,74HCT194 的功能表,寄存器和移位寄存器,在数字电路中,能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,计数器,集成同步计数器,1、常用数字集成电路计数器芯片举例:,74LS160 4位同步十进制加法计数器,直接清除 74LS161 4位同步二进制加法计数器,直接清除 74LS162 4位同步十进制加法计数器,同步清除 74

35、LS163 4位同步二进制加法计数器,同步清除,74LS190 4位同步十进制加/减法计数器 74LS191 4位同步二进制加/减法计数器 74LS192 4位同步十进制加/减法计数器,带清除 74LS193 4位同步二进制加/减法计数器,带清除,任意 N进制计数器,利用现有的成品计数器外加适当的电路连接成任意进制计数 器。用M进制集成计数器构成N进制计数器时,如果MN,则 只需一片M进制计数器;如果MN,则要多片M进制计数器。,反馈清零法:适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态,只要在清零输入端加一低电平电压,输出会立即从那个状态回到0000状态,清零信号消失后,计数器又

36、可以从0000开始重新计数。,反馈置数法:适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言,在其计数过程中,可以将它输出的任意一个状态通过译码,产生一个预置数控制信号反馈至预置数控制端,在下一个CP脉冲作用后,计数器会把预置数输入端A、B、C、D的状态置入输出端。预置数控制信号消失后,计数器就从被置入的状态开始重新计数。,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置计数器,(1)写出状态SN-1的二进制代码。 (2)求归零逻辑,即求同步清零端或置数控制端信号的逻辑表达式。 (3)画连线图。,(1)写出状态SN的二进制代码。 (2)求归零逻辑

37、,即求异步清零端或置数控制端信号的逻辑表达式。 (3)画连线图。,在前面介绍的集成计数器中,清零、置数均采用同步方式的有74LS163;均采用异步方式的有74LS193、74LS197、74LS192;清零采用异步方式、置数采用同步方式的有74LS161、74LS160;有的只具有异步清零功能,如CC4520、74LS190、74LS191;74LS90则具有异步清零和异步置9功能。,用74LS161来构成一个十二进制计数器。,SNS121100,例,D0D3可随意处理,D0D3必须都接0,SN-1S111011,例1:用74161构成九进制计数器。异步清零,同步置数,例2:用74HCT161

38、组成256进制计数器。,集成计数器74LS90 (国产T4290)的逻辑结构及功能,74LS902分频和5分频的十进制计数器,时钟,输出,控制信号,(下降沿触发),一位二进制计数器,三位五进制计数器,74LS90的功能(计数功能),2分频器,(二进制计数器),(五进制计数器),5分频器,74LS90的功能(置9端、清0端的功能),由74LS90构成任意进制计数器,(1)用一片74LS90组成BCD码异步十进制计数器,计数转换状态表如下:,用74LS90组成的异步十进制计数器 转换状态表,每一个CPA的下降沿,QA翻转一次,每一个QA的下降沿(10),QB翻转一次,(2) 用一片74LS90组成

39、六进制计数器,CP,进位脉冲,计数脉冲,当QCQB=11时,将输出清0,先接成十进制计数器,波形图,(2) 用一片74LS90组成六进制计数器(续),总结: 用一片74LS90设计N进制计数器的一般方法,第N个CP脉冲后,由输出端的“1”去控制清0端 R0(1)、R0(2),将输出端全部清0,练习1: 下图是几进制计数器?,答: 8进制,输出端状态的变化范围: 00000111,练习2: 下图是几进制计数器?,答: 7进制,练习3: 九进制计数器如何设计?,第9个CP脉冲后,QDQCQBQA=1001时, 用QD 和QA的1去R0(1)、 R0(2)将输出清0,用一片74LS90设计九进制计数

40、器,(3) 用2片74LS90组成100进制计数器,方法: 用2个十进制计数器级联,框图如下:,CP,计数脉冲,个位向十位的进位脉冲,个位,十位,详细电路图如下:,十进制计数器,十进制计数器,用2片74LS90组成100进制计数器,100进制计数器,计数范围: 0099,十位,个位,串行移位寄存器,用D触发器组成的移位寄存器,Di,Q4,经4个CP脉冲,Di 出现在Q4上,Q1 Q2 Q3 Q4,由D触发器组成的 串行移位寄存器 功能表,PROM 中的内容只能写一次,有时仍嫌不方便,于是又发展了一种可以改写多次的 ROM,简称 EPROM。它所存储的信息可以用紫外线或 X 射线照射擦去,然后又

41、可以重新编制信息。,ROM 的主要技术指标是存储容量。 它一般用 存储字数:2N 输出位数:M 来表示( 其中N为存储器的地址线数 )。例如:128字 8位、1024字 8位等。,脉冲在数字电路中的应用极为普遍,它的获取和分析是数字电路的一个组成部分。,脉冲产生与变换电路,数字电路中应用最多的是矩形脉冲波,获得矩形脉冲波 的方法有两种: 1、利用各种形式的多谐振荡器直接产生; 2、利用各种整形电路把已有的周期性变化波形变换为所需的矩形脉冲波。,概述,产生矩形脉冲的几种电路: 1、脉冲整形电路:它们虽然不能产生脉冲信号,但却 能把其它形式的周期性信号变换为矩形脉冲信号,达 到整形的目的。它们包括

42、单稳态触发器和施密特触发器。2、自激的脉冲振荡器:它们不需要外加输入信号,只 要接通直流电源,就能自动产生脉冲信号。多谐振荡 器属于此种类型。3、555定时器是一种用途很广的集成电路,可以组成 单稳态触发器、施密特触发器和多谐振荡器。将作重 点介绍。,概述,模拟信号数字信号:A/D转换器 (ADCAnalog Digital Converter),数字信号模拟信号:D/A转换器 (DAC Digital Analog Converter),数/模转换器和模/数转换器,(2) D/A的组成由三部分电路组成, 电阻网络 模拟电子开关 求和运算放大器,倒T型电阻网络 DAC,(1)分辨率分辨率用输入

43、二进制数的有效位数表示。在分辨率为n位的D/A转换器中,输出电压能区分2n个不同的输入二进制代码状态,能给出2n个不同等级的输出模拟电压。分辨率也可以用D/A转换器的最小输出电压与最大输出电压的比值来表示。10位D/A转换器的分辨率为:,DAC的主要技术指标,(2)转换精度D/A转换器的转换精度是指输出模拟电压的实际值与理想值之差,即最大静态转换误差。,(3)输出建立时间从输入数字信号起,到输出电压或电流到达稳定值时所需要的时间,称为输出建立时间。, 并联比较型特点: 转换速度快,转换时间 10ns 1s 逐次逼近型特点: 转换速度中,转换时间 几s 100 s 双积分型 特点: 转换速度慢,

44、转换时间 几百s 几ms,根据内部电路不同,分为以下三类:,A/D转换器分类,A DC的主要技术指标,(1)分辨率,A/D转换器的分辨率用输出二进制数的位数表示,位数越多,误差越小,转换精度越高。例如,输入模拟电压的变化范围为05V,输出8位二进制数可以分辨的最小模拟电压为5V2820mV;而输出12位二进制数可以分辨的最小模拟电压为5V2121.22mV。,(2)相对精度在理想情况下,所有的转换点应当在一条直线上。相对精度是指实际的各个转换点偏离理想特性的误差。,(3)转换速度转换速度是指完成一次转换所需的时间。转换时间是指从接到转换控制信号开始,到输出端得到稳定的数字输出信号所经过的这段时间。,谢谢大家!,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报