1、關於展頻的研究原理：展頻spread spectrum clock：現如今最爲先進有效的 EMI 抑制手段，對於峰值測量有很好的效果，原理是將單頻率點的能量分散開至某一個展頻範圍內的能量，從而降低單點的峰值能量。相關參數：Spread type: down-spreading; center-spreading; up-spreading;Spread rate:展頻寬度與中心頻率的比值；對展頻率的定義如下：（frequency range is 爲展頻率）Down spreading:；Center spreading：Up spreading:；Modulation rate：調製率用於決
2、定時鐘頻率的展頻周期，在調製周期內頻率經歷再回到Modulation waveform:通常爲三角形的鋸齒波形狀，一般頻率在 30K（大於 audio 頻率）到 60K 範圍內下圖爲引入展頻後的效果圖（figure 3）：Note:關於三種不同展頻方式有一點需要說明，當採用 up spreading and center spreading 時，有可能會有産生 over timing 現象，即超頻危險。引入 SSC 後的 EMI Reduction 評估：作爲應用工程師，那麽應該明白展頻的相關參數和她的 EMI 抑制能力有什麽關係呢？事實上，在頻域 EMI 強度反映在頻譜上分佈的能量，所以這裏
3、先分析頻譜，同時爲了簡化問題，從此只是分析 clock 的基頻而暫時不考慮高次諧波問題。首先對於爲進行展頻的 CLK，時域下可以表述爲：對展頻時鐘：以上倆運算式可以看出，在頻域中爲展頻時鐘就一個單根頻率，也可以說是一個頻率點，且在該點出的能量爲, 由於爲調製的時鐘的頻譜即爲一個單點，所以它的能量與頻譜儀的 RBW(解析帶寬)是沒有關係的; 而對作展頻時鐘來說，式中的 w(t)即爲調製波形的時域運算式，它的頻譜能量是與 RBW 有關係的，由於時鐘能量幾乎均勻的分佈與該段展頻內，所以經過展頻後，該點的能量爲：其中的 B 爲該頻譜儀的 RBW（解析帶寬）。這樣的話，可以得出 EMI Reductio
4、n rate-S:db.綜合考慮調製率和三種調製方式，可以得出如下的計算式：a. for up spreading b. for center spreading;需要說明的是：EMI 抑制率 S 是與調製率無關的，因爲；其中爲頻譜儀的掃描頻率，爲調製頻率，爲中心頻率。關於展頻還有幾點：展頻主要用於時鐘方波上，方波信號包括基頻和奇次諧波；（2 ），大多數時鐘的占空比是不會有 50的，結果諧波的幅度往往比基波還高；（3 ），EMI 最強的往往分佈在時鐘的基波和 3 次 5 次諧波上；（4 ），nth 諧波的 spreading spectrum 爲基波展頻的 n 倍；（5 ），展頻處理應該防止的
5、負面效應是：cycletocycle jitter 和 peaktopeak jitter；（6 ），PC clock jitter solution：For PC system，調製頻率一般在 30k60k，太低會有 audio niose，在 PC 中，cpu 和 pci 的 clock 是常常倍調製的，但諸如 usb 和 superI/O 等固定頻率是通常不會倍調製的；SSC 後不會影響時鐘的邊緣，調製分線性和非線性的調製，一般的線性調製的頻率變化有規律可循，但是 EMI抑制稍差，相反，非線性的調製的 EMI 抑制較強但頻率變化隨機。在 notebook 的實際應用中，I bus 常常用
6、於開關時鐘信號的驅動器件或時鐘的輸出，不用的時鐘信號也會倍關閉從而有利於降低 EMI，有時 I 也用於開關 ssc。展頻時鐘產生器減少了 EMI 和信號完整性問題眾所周知，系統開發中，關鍵信號完整性以及電磁幹擾（electromagnetic-interference ，EMI）的模擬既困難又耗時，並且容易出錯，因為它們依賴著難以預測的模式和參數提取（parameter extraction）。這種情況隨著每個新一代產品的開發而變得更加嚴重，因為時鐘速度在穩定地提升，而電源電壓則在不斷地下降，因而產生了更低的雜訊容限（noise margin）。除這些問題以外，更短的產品壽命週期也要求有更快的
7、產品開發週期，兩相結合，阻礙到了設計工程師將其產品儘快推出上市以滿足需求的能力。最終使用者或消費者逐漸增長的期望也需要處理這類問題，因為它們影響著一個公司快速製造出大批高品質產品，並趕上市場產品生命週期不斷縮小的能力。儘管為預測 EMI 水平而對電子系統的模擬是一件困難且耗時的任務，但對電磁輻射基本原理的理解卻很簡單。任何在電場中移動的電荷以及電場的變化都會造成電磁輻射。輻射的強度與這種改變的速率成正比。電磁輻射的來源可以是有意的發射機，如手機等。但各種數位系統（如 PC、PDA、印表機和掃描器）都會放射出非有意的輻射。在數位系統中，週期性的時鐘信號（periodic clock signal
8、）是 EMI 輻射的主要來源。另外，控制與時序信號、位址與資料匯流排、互連纜線，以及連接器等也會產生 EMI 輻射。電磁輻射有兩個主要模式：差分模式（differential mode），源於印刷電路板（PCB）互連走線與地層之間的局部電流迴路；共模模式（common mode）：原因是耦合到走線、 I/O 匯流排和纜線線中的地層和電源層雜訊。基頻與奇次的正弦波（或諧波）構成一個方波。EMI 輻射隨著更快的邊沿速度（上升和下降時間）與更高的驅動電平而增加。諧波頻率決定了輻射頻譜的精確位置和時鐘信號沿的速度，而驅動電平則設定了每個諧波的帶寬或輻射強度。對系統作遮罩處理（shielding）是一種
9、減少 EMI 輻射的相對簡單之方法，它採用接地的遮罩導體，全部或部分地覆蓋輻射的位置。對於空間、重量和成本不太重要、但強輻射的系統來說，遮罩是一種有效的方法。但在多數系統中，尤其是可攜式或掌上型產品中，遮罩是降低 EMI 的最不理想的方法。遮罩會增加尺寸、重量和成本，顯著地提高人工成本，因為這些產品的遮罩讓它難於實現自動化製造。設計工程師普遍採用低通濾波器（lowpass filter）來降低時鐘和時序信號所產生的 EMI 輻射。他們藉由濾除較高階的諧波，縮短上升和下降的時間。但這種方法在高速系統中可能並不實用，因為這種濾波既減小了重要的設定與保持時間的容限（setup-and-hold-ti
10、me margin），同時也增加了信號過衝（overshoot ）、下衝（undershoot）和振鈴的問題。濾波的主要問題在於，這種技術是非系統性的，這意味著在系統中任何確定結點上降低 EMI 都不會減少其他結點的輻射。因為設計工程師在開始工作時幾乎沒有什麼資訊，他們必須在很多可疑的位置放置濾波器，從而浪費了寶貴的時間和 PCB 板的空間。展頻時鐘最有效和最有效率的方法是採用展頻時鐘發生技術（spread-spectrum-clock generation，SSCG）來控制和降低 EMI 輻射。SSCG 技術並不會維持一個恒定的頻率，而是用一種小得多的頻率（通常是 30 至 90 kHz）對
11、系統時鐘頻率進行調變，從而在源頭（系統時鐘）控制和降低 EMI 輻射。相對於其他 EMI 衰減技術，SSCG 的系統化特性是它的一個主要優勢，因為你從展頻時鐘所得到的所有時鐘和時序信號都會調變在相同的百分比，大幅地降低了整個系統的 EMI。SSCG 可以降低數位時鐘與時序信號的輻射。它藉由使用一個低頻信號對系統時鐘進行頻率調變來降低 EMI。這種方法建立了一個有邊帶諧波（sideband harmonic）的頻譜。它有意將窄帶的重複性系統時鐘寬頻化，同時減少了基頻與諧波頻率中的峰值頻譜能量。調變頻率（modulation frequency，MF ）一般是 30 kHz，這個頻率夠大，可以高於
12、音頻頻段，但也夠小，以避免系統中的時序與跟蹤問題，通常頻率低於 90 kHz。圖 1a 是一個 Lexmark Profile，它是典型的非線性頻率外形輪廓（profile），已由 Lexmark International 公司取得專利（參考文獻 1）。在本例中，用一個獨特的 32 kHz 非線性頻率外形輪廓去調變一個 66.666 MHz 的系統時鐘，頻率調變限制為 1.5。由於調變中心定在 66.666 MHz，這種類型的外形輪廓被稱為中心展頻調變（center-spread-frequency modulation）。圖 1b 和圖 1c 表示對基頻和三階諧波，採用 1.5 中心展頻時
13、相同時鐘的 EMI 衰減量，對照的是一個未經調變的系統時鐘。圖 2 是採用 1.5 中心展頻的同一個 66.666 MHz 系統時鐘，以及採用三角形輪廓時相同諧波的相關 EMI 衰減量。SSCG 技術類似於通信應用中的展頻技術。但它並沒有將編碼資訊擴充到寬的頻帶上，如分碼多重擷取技術（code-division multiple access，CDMA ）那樣，採用 SSCG 的唯一好處就是降低有害的 EMI 輻射。可編程產生器 採用如 SpectraLinear 公司 SL15100 這類可編程 SSCG（圖 3）的主要優點是：它在系統時序預算內改善並優化了各種時序規格。時鐘信號完整性的最重
14、要考慮是電路板走線阻抗與時鐘驅動器驅動負載的匹配。這種匹配可確保時鐘信號不會產生過衝或下衝，以及驅動時鐘信號的振鈴。可編程時鐘為每個時鐘驅動器提供可調整的阻抗，以確保與多種負載阻抗水平的良好匹配，從而實現了這個目標。可編程的時鐘驅動強度水平可以讓使用者為每個輸出匹配負載阻抗水平，以獲得匹配的阻抗水平，並根據使用者在系統評估期間測得的實際水平，優化信號的完整性。另外，還可以用可編程驅動水平將時鐘信號的上升和下降時間控制在可接受的信號完整性限度內，以減緩邊沿，而這可以降低高頻諧波成份，並進一步減少 EMI。表 1 顯示出了 SL15100 的可編程參數與範圍。頻率容限是經由頻率控制接腳或 I2C
15、介面的輸出頻率之步進上升或下降。該技術在自動測試系統中很有用，也易於實現，它能在產品開發與製造階段找出潛在的系統弱點和故障。系統時鐘頻率逐步而細緻地增加或減小，掃過頻率區間，在指定的頻率範圍內檢測出任何異常或故障，藉由為變化中的系統需求設定中心頻率和極端頻率極限，就可以很容易地用可編程時鐘來實現它。另外，你可以測試其他關鍵時序參數的容限（如時鐘扭曲、展頻幅度（百分比）或展頻調變速率，以驗證一顆 ASIC 或其他系統元件介面收到的鎖相環（phase-lock loop，PLL ）有足夠的帶寬和時序容限。可編程時鐘亦有益於電磁相容性（electromagnetic-compatibility ，E
16、MC）測試，因為可以方便地將頻率調變設為 0 至 5 之間的任何數值。 SSCG 這種可編程的特性簡化了設計與測試期間的相容性測量問題，讓產品不會延遲推出，加快了產品面市的時間。SSCG 的第二個優點是在不降低時序信號品質情況下降低 EMI。系統只在時序信號的上升沿對建立與保持的時間進行參考。因為當使用展頻方法時，上升與下降時間只隨展頻百分比的量而變化，而這個過程保持了關鍵的建立與保持的時序容限。使用 SSCG 的另一個好處是可以在同一產品中整合額外的可編程 EMI 衰減與時序功能，從而進一步提高系統性能並降低成本。具備可選展頻時鐘功能的多 PLL 和多輸出 SSCG 產品讓使用者能夠整合更多
17、的功能，如緩衝器和電平轉換器。在相同產品中使用多個獨立的可編程頻率輸出可以只要使用一顆標準的一階晶體，省去了大量的晶體和晶體振盪器，從而節省了更多成本和 PCB 的空間。甚至在要滿足 EMC 要求的系統中，SSCG 也能夠進一步降低輻射水平，減少 PCB 的總層數，從而進一步降低成本，如噴墨印表機或多功能印表機與 PDA 等低成本的消費性產品。展頻通訊技術介紹展頻技術是近年發展非常迅速的一項技術，它不僅在軍事通訊中發揮了不可替代的作用，而且廣泛地應用到衛星通訊、行動通訊、微波通訊、全球定位系統、無線區域網路以及個人通訊等領域。 展頻技術是指將待發送的資訊展寬到比原始資訊頻寬寬得多的頻帶上進行傳
18、輸，在接收端藉由相關接收，恢復原始資訊的一種技術。這項技術起源於四十年代。由於它具有抗幹擾能力強、信號隱蔽及保密性強的優點，首先在軍事上得到了應用。由於當時半導體和積體電路技術的限制，無法得到進一步推廣應用。近年來，隨著微電子技術、電腦技術和信號處理的研究與發展，成本不斷降低，也逐漸向民用領域滲透。特別是隨著時代的發展和社會的進步，通訊業務量急劇增加，無線通訊更是如此，由於頻譜資源日益緊張，成為越來越嚴重的問題，而碼分散多工擷取(CDMA)通訊與頻率分多工擷取(FDMA) 、時間分散工多擷取(TDMA) 相比，具有更高的頻譜利用率，從而把展頻通訊研究與應用推向了高潮。 美國聯邦通訊委員會(FC
19、C) 於 1985 年開放了三個展頻通訊頻段，即工業、科學、醫療 (ISM)頻段。它們分別是 902 至 928MHz(26MHz 頻寬)，2.4 至 2.4835GHz(83.5MHz 頻寬) 和 5.7525 至5.85GHz(125MHz 頻寬)，並規定最大功率為 1W。在不產生幹擾的情況下，能傳輸很遠的距離。 跳頻技術 功率頻譜密度(PSD)最常用的展頻方式是跳頻和直接序列展頻，跳頻技術在概念上要簡單一些(圖 1)。在跳頻方式中，有一個類隨機序列控制一個頻率合成器，使頻率合成器輸出的頻率依類隨機碼的狀態改變而變化。資訊流調制頻率合成器的輸出頻率形成射頻信號經天線發送出去。 在跳頻通訊的
20、接收端，收到的信號經放大及濾波後，送至混頻器與本地頻率合成器輸出的頻率進行混頻。接收端頻率合成器的輸出也是一個跳頻信號，跳頻規律受接收端的的類隨機碼控制。接收端的類隨機碼與發送端的類隨機碼是相同的，也是同步的。混頻器的輸出是載頻固定的中頻信號，再藉由解調就可以恢復原始資訊流。 跳頻系統的同步是一個非常關鍵的技術，接收機本地頻率合成器的輸出跳變頻率必須與發送端的頻率合成器產生的跳變頻率嚴格同步，才能正確地進行相關的解跳頻工作，使得接收到的有用信號恢復成固定的中頻信號，以便從中解調出原始資訊流。跳頻圖案的同步由捕獲與跟蹤組成，捕獲是使收發雙方的跳頻圖案之時差小於一跳的時間寬度，跟蹤是使收發雙方的跳
21、頻圖案在時間上和頻率上同步，達到接收系統正常工作所要求的精度。使用不同的類隨機跳頻順序，能在同一通道頻率上獲得額外的展頻通道。即改變發射機跳往下一個頻率點的順序；類似的，可在不同的 RF 頻率上採用相同的跳頻順序。 使用不同的類隨機跳頻序列，可確保接收機同步到相應的發射機上。如果頻率共用或離的很近，當兩台發射機隨機地跳到同一 RF 頻率時，之間會產生相互幹擾。在給定區域內，與其他因素一起，影響著可同時使用的通道數。如在 902 至 928MHz 頻帶，它限定為 2 或 3 個。直接序列展頻 直接序列展頻(DSSS)是將待發送的資訊用類隨機碼擴展到很寬的頻帶上去，在接收端用相同的類隨機碼對接收到
22、的信號進行相關處理，恢復出原始資訊。直接序列展頻將窄頻信號展寬後發送(圖 2)，在通道中疊加噪音和幹擾訊號後進入接收機，由於本地類隨機碼與有用信號具有相關性，所以經解擴後有用信號的能量被集中起來。對於幹擾和噪音，由於與類隨機碼不相關，接收機的相關解擴相當於對幹擾和噪音進行了一次展頻，即將幹擾和和噪音頻譜擴展，降低了幹擾和噪音的功率頻譜密度(PSD;Power Spectrum Density)，從而大大降低了進入信號頻帶內的幹擾功率，提高瞭解調器的輸入信號噪音比和輸入信號幹擾比，也就是提高了系統的抗噪音和抗幹擾的能力。 直接序列展頻的同步機制也同樣由捕獲和跟蹤組成。捕獲是對輸入展頻信號的同步資
23、訊進行搜索，使收發雙方用的類隨機碼之相位差小於一個類隨機碼的碼寬度。跟蹤是在捕獲之後，將收發雙方的類隨機碼之相位差進一步減小，使收發雙方的類隨機碼的相位差足夠小，以保証解擴的正常工作。直接序列展頻系統的同步常常比跳頻系統複雜。同步性能的好壞直接影響到直接展頻系統性能的優劣。直接展頻系統只有在完成類隨機碼的同步後，才可能用同步的類隨機碼對接收的展頻信號進行相關解擴，把展頻的寬頻信號恢復成窄頻信號。 無論是跳頻方式還是直接序列展頻方式，接收機都是非常關鍵的。接收機要完成二項關鍵任務，其一是解擴，也就是將寬頻信號恢復為窄頻信號，其二是對信號進行解調。對信號的解擴是藉由相關技術實現的，能正確解擴的首要
24、條件是收發雙方的類隨機碼具有足夠精度的同步。因此，類隨機碼的同步往往是接收機難度最大的部份。國內外研究機構在類隨機碼同步方面花費了相當多的人力、物力和財力。 隨著半導體技術和信號處理技術的飛速發展，展頻通訊系統同步的實現方法大大簡化，大量的數位信號處理器(DSP)和專用積體電路(ASIC)已越來越能替代傳統的離散元件的實現方法，成為當今實現類隨機碼同步的優選方案。DSP 用信號處理的方法實現同步和解擴。ASIC 採用超大規模積體電路(ASIC)技術針對展頻信號的特性進行優化設計，成本低。ASIC 通常完成解擴、解調、載波恢復、類隨機碼的檢測、類隨機碼的跟蹤、數據同步及自動增益控制等。 跳頻方式
25、與直接序列展頻方式都具有展頻通訊的典型特點，總體上的性能非常相似。在很多應用場合中，很難區分哪一種方式具有較好的性能。而在某些應用場合，一種方式可能會優於另一種方式，採用哪一種方式應根據具體應用場合而定，在 900MHz 展頻無線電話中，兩種展頻方式都各有其產品。 系統架構 展頻信號分兩步進行解調：1)解展頻(直接序列展頻) ；2)信號解調制。 “解展頻”的過程稱作相關，當發射機和接收機之間展頻碼同步時，就可對展頻信號解擴。 同步是接收機最困難的部份，大多的時間、人力和經費都花在研究改進展頻通訊的同步技術。同步問題還可進一步分為兩部份：初始捕獲和跟蹤。 有幾種方法可以用來解決同步問題，許多方法
26、都需要用很多元件來實現。然而，DSP 和 ASIC能減少所需的元件。DSP 具有高速數學運算能力，能對編碼信號進行分析處理，實現同步與“解擴”。ASIC 採用了 VLSI 技術，降低了成本，生產的通用模組可以用在各種設計應用中。ASIC 展頻解調器能實現解擴與解調制、載波恢復、類噪音(PN)碼檢測、PN 碼環路跟蹤、數據同步和自動增益控制(AGC)等功能。 數位展頻無線電話數位展頻無線電話的單晶片或無線 PBX 包含用於語音變換的 64kbps PCM CODEC 及 DSP 的語音ADPCM 壓縮。其晶片包含有微控制器，以及展頻基帶 modem 所需的外設功能。典型的數位展頻無線電話由以下幾
27、部份組成：電話介面、CODEC、展頻與解擴單元、微處理器、頻率合成器、發送/接收部份、鍵盤等。系統採用時分雙工(TDD) 方式傳輸全雙工數位語音。利用扩频时钟发生器降低电磁干扰关键字: 扩频时钟 电磁干扰 EMI 数字信号有两种主要形式：数字数据和数字时钟(CLK)。 数字信号是当前数字电子产品中的主要信号形式，通常为单端信号，CMOS 或 TTL 电平。我们观察到的数字信号一般是一串宽度不同的脉冲，时钟信号通常是具有相同脉宽的矩形脉冲。 数字信号和 CLK 信号的频谱成份包含有高次谐波，信号本身及其谐波共同在电子系统内部和系统之间产生了电磁干扰(EMI)。降低 EMI 的一条简单、有效途径是
28、使 CLK 频率产生抖动。本应用笔记介绍了扩频 CLK(MAX9492),并提供了一种利用时钟参数指标快速计算 EMI 抑制的方法。 扩频 CLK：定义和测量 为了考察抖动时钟的扩展频谱，我们定义了以下扩频 CLK 参数：扩展率、扩频类型、调制率和调制波形。扩展率是频率抖动(或扩展) 范围与原 CLK 频率(f C)的比值。扩频类型指向下扩频、中心扩频或向上扩频。假设扩频范围为 f，则扩展率 定义为： 向下扩频：=-f/f C100% 中心扩频：=1/2f/f C100% 向上扩频：=f/f C100% 调制率，f m，用于确定 CLK 频率扩展周期率，在该周期内 CLK 频率变化 f 并返回
29、到初始频率。调制波形代表 CLK 频率随时间的变化曲线，通常为锯齿波。图 1 给出了调制波形及其与 和fm 的关系式。 图 1：扩频 CLK 频谱。为了得到平坦的 CLK 频谱，一种称为“HersheyKiss” 的特殊曲线被用作调制波形 (图 2)。 图 2： “HersheyKiss”调制波形。利用图 1 或图 2 所示波形扩展后的时钟在扩频范围内具有平坦的功率谱密度。图 3 所示曲线是MAX9492 经过扩频和未经扩频情况下的时钟频谱。扩频情况下，扩展率为-2.5%向下扩频；调制率 fm 为 30kHz，CLK 标称频率 fC 为 133.33MHz。该频谱曲线是采用 Rohde&Sch
30、warz 频谱分析仪测试得到的，其中分辨率带宽为 100kHz，扫描频率为 10Hz。从测试结果可以看出：频谱峰值降低了大约 13dB，与 fC 谐波的衰减量相同。这说明扩频后的 CLK 能够在频谱峰值处提供13dB 的 EMI 抑制。 图 3： MAX9492 扩频和未扩频情况下的频谱。EMI 抑制估算 设计人员经常需要了解 EMI 抑制与扩频 CLK 参数之间的关系，为了得到这个关系式，我们需要首先计算扩频 CLK 的频谱。根据上述定义，信号频谱是与频率相关的功率密度。为了简化分析，我们只考虑 CLK 信号的基本谐波。对于未经扩频的 CLK，可以表示为： Asin(2f Ct) 对于扩频
31、CLK 可以表示为： Asin2(f C+w(t)t 式中，w(t)是调制波形。未经扩频的 CLK 频谱是位于 fC 的一条谱线，幅度为： A2/2 由于该频谱只是一条谱线，其幅度与频谱分析仪的分辨率带宽 B 无关。但是，扩频 CLK 的频谱幅度取决于分辨率带宽 B。由于扩频 CLK 的功率在 f 频带内分布相当均匀，利用分辨率带宽为 B 的频谱分析仪测试得到的功率近似为： 这样，我们可以得到 EMI 抑制率 (dB)S 为： (1)结合上述扩频 CLK 参数：扩展率 、CLK 频率 fC 和调制类型，我们可以用下列方法计算 S： 向下或向上扩频： (2a)中心扩频： (2b)需要注意的是，当
32、 fSWFmFC 时，EMI 抑制率 S 与调制率 fm 无关，其中，f SW 是频谱分析仪的扫描速率。 例如，MAX9492 的和 fC 分别为-2.5%和 133.3MHz，代入公式(2a)，可以计算出 EMI 抑制率： 按照图 3 所示测试结果，EMI 峰值降低 12.91dB，扩展频谱平均 EMI 抑制为 15.07dB。通常，在估算峰值之间的 EMI 抑制时，由于扩频频谱的波动，由式 2 计算出的结果可能会高出 1dB 到2dB。对于峰值和平均 EMI 抑制，计算值非常接近测量值。 利用 EMI 抑制的简单计算公式，设计人员可以根据所希望的 EMI 抑制率、CLK 频率以及电磁兼容性所要求的分辨率带宽很快计算出扩展率。
