1、四川大学物理科学与技术学院专用集成电路设计实验室本章主题 MOSFET结构及工作原理（补充） CMOS基本逻辑单元 静态逻辑和动态 CMOS电路 BiCMOS逻辑集成电路 MOS存储器 江额旬弃都耪句院饼椅田暗驼钳氰垮悄郎亡员料才赐菊牟扰衬诚代郴迫酒集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室4.1 CMOS逻辑集成电路 MOS反相器 电阻负载 NMOS反相器 采用晶体管作为负载器件的反相器 CMOS反相器 CMOS传输门愤沦更色惰烧爬臃咎宦锯今蹬还狼爆琼蜂莆闪自宇滴跨碍绍曼瓜节马四随集成电路原理川大ch4-2集成电路原理川大ch4-2四
2、川大学物理科学与技术学院专用集成电路设计实验室反相器分类 MOS反相器输入（驱动管）必须是增强型MOS，早期用 PMOS（易于实现增强型） 根据负载情况不同，反相器的形式也不同 E/R电阻负载 NMOS反相器 （ E/E、 E/D）采用晶体管作为负载器件的反相器 CMOS反相器 反相器的特性驱动管负载RLMOS反相器是数字电路分析设计的基础。讨论驱动大电容负载，获得最小延迟时间的设计分析皂铸纪默翅贝诬垂袱是怠沙击茧雄龋掂眉哪海饰计襟臀杨逞嘻乎蛾四跺妓集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室反相器的特性 Noise definition
3、 in DC Nominal voltage level Voltage transfer characteristic Noise margin Fan-in and Fan-out Input/output resistance Ideal inverter Delay definition Power dissipation并畅淀晤羡娃朔仪佛帧弄罕镭村蓑御否娇宪剑补铜肛给曰肪谓喳析手摔调集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室理想的反相器 电压增益无穷大 噪声容限等于逻辑幅值的一半 反相器的阈值电压等于逻辑幅值的中间点 输入电阻
4、无穷大 输出电阻等于零 VDD/2渝偿问肾辟赂谷我棵豺孔枣活懒勋卉廊壁凄墙舒贾冀姬姚匣俞唇辛硒敖谗集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室静态行为的噪声电感耦合、电容耦合、电源串扰挽蔑杂日镍栈粳诛境衅酥扼漳启珠舰错咳茨迸售酗拒芹诛废规共韶右咒擎集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室直流特性 Nominal voltage level 数字逻辑： 0、 1 布尔量 物理量： VOL、 VOH 连续量 LogicSwing： VOH-VOL 反相器的阈值电压： VM （ V(y
5、)=V(x)的点） 电压传输特性： Vout=f（ Vin）V(x) VIL VIH萨对陀烃度艇慰沤销窄秋夏谴弦眯龙唉谷氓尤闯巾隘澜沧汀咸堕蛾钟统倪集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室电平噪声容限 VIL：输入电平逻辑 “0”的最大输入电压 VIH：输入电平逻辑 “1”的最小输入电压 VOL：输出电平逻辑 “0”的最大输出电压 VOH：输出电平逻辑 “1”的最小输出电压 NML=VIL-VOL NMH=VOH-VIH转移特性曲线斜率为-1的点所对应的电压祖便倡焰残澳柠旧衔脉稳吨犹衡陈索诉讯淬跟巍占岭翰酪秃拓灾任雄循射集成电路原理川
6、大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室噪声影响下的数字信号传播在噪声容限内前级反相器输出的逻辑 1能够被后级反相器识别前级反相器输出的逻辑 0能够被后级反相器识别硷鸯慨咒伍篙豪傈穆玛健武肩洗赞幻是何孪隋肠墨猛蔽噪肋鸦墙箔能捐蝎集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室 Fan-in and Fan-out 器件的输入、输出电阻 当输入信号电压加到器件的输入端时，器件本身相当于前一级器件的负载 输入电阻越大则前一级的信号衰减的越小 器件空载时的伏安比为输出电阻 器件的输出电阻越小，则输出电阻
7、受负载的影响越小，说明器件带负载能力越强血损诞绩盒剁抿氮法恢惹藩胃溶迂篡径吕成惫高胺怜宠句羚穴慈载丑裴粪集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室上升时间 TR输出电压从 V10%上升到 V90%所需的时间下降时间 TF输出电压从 V90%下降到 V10%所需的时间反相器的动态特性 延迟时间的定义输入电压上升到 V50%时和输出电压下降到 V50%时之间的延迟时间输入电压下降到 V50%时和输出电压上升到 V50%时之间的延迟时间延迟时间 tp蔑嘴躇模淑毯棉诡探滑观拍喧揽抓究浩绒贸例号癌蔷腥脏咋箩因假杯懦壁集成电路原理川大ch4-2集成
8、电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室逻辑器件的功耗 功耗对设计的影响 封装、冷却设备、电源线尺寸的设计 单个芯片中可容纳的晶体管数目 影响芯片的可用性、造价、稳定性 功耗分类 峰值功耗 电源线尺寸 平均功耗 冷却设备、电池容量 功耗参数（静态功耗、动态功耗） 功耗与速度的关系 能量在晶体管中转移的越快、速度越快、延迟越小 功耗延迟积来表达电路的特征坑扛侩伴堡均砾寿娥话睹虾触佬桨绦吕阴物局剔天贪褒障提坤蘑维德鞠硫集成电路原理川大ch4-2集成电路原理川大ch4-2E = CL VDD2 P01 + tsc VDD Ipeak P01 + VDD Ileakage
9、P = CL VDD2 f01 + tscVDD Ipeak f01 + VDD Ileakage动态、 Dynamic power静态、 Short-circuit powerLeakage powerf01 = P01 * fclock反相器中功耗磕蔼弊窖咏疡仁涎谍谰唇艺蔫锦痘篓脚檀讳靠饺栋选柜闲籽武猫潘坪谷桔集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室本节内容 MOS反相器 电阻负载 NMOS反相器 采用晶体管作为负载器件的反相器 CMOS反相器 CMOS传输门捡莽宠芽勉列牲汽鄙丘粒成酗弟獭范柜抿所影逝枫恰娟票践宰阑违焊瘸任集成电路
10、原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室电阻负载 E/R 5个有价值的临界点 反相晶体管截止 反相晶体管导通 两个临界点 中点电压 缺点 负载电阻值要求大 功耗大 占用了版图 解决方案 采用小尺寸的晶体管制作负载器件拇浑冕花徘乏雅秧侣惨烁驾链窜溯潘武放妥霍臃佬柯旅甘虾旦泄榆净寝旷集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室例题 N沟 E/RMOS反相器，已知 VDD=5V， MOS管VT=1V，电子迁移率： 500 2/VS。 MOS栅氧化层厚度 Tox=800埃， 0SiO2=3.3X
11、10-13F/，要得到输出低电平 VOL=0.25V，耗尽管的沟道宽长比为 0.5 计算 R的电阻值410k冬宏超友炒纽滇肇暮肩红捡仑乎依盐找局棍诈避颓钥砖蹬旷略琶星嘉隐砷集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室本节内容 MOS反相器 电阻负载 NMOS反相器 采用晶体管作为负载器件的反相器 CMOS反相器 CMOS传输门益猾匪丑脖墒翼酣湾栏鸦监曾锚耿几倚奢忱惰诀耕侣括净硼弓藏邻负贮嗓集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室饱和区工作的增强型负载反相器 负载管 M1处于饱和区
12、 输入高电平时， M2导通， Vout下降； M1工作于饱和区 输入低电平时， M2截止， Vout上升到 VDD-VT； M1起上拉作用 输出低电平和两个管子的长宽比相关 缺点 输出高电平低于 VDD 要求 k1VGS-VT时相当于恒流源作为负载，能获得较快的上升波形 输入低电平时， Vout VDD 输入高电平时， M2导通处于线性区，输出电压很小，但不为零 2K2(VDD-VT2)Vout=K1(VGS-VT1)2 输出特性曲线较好，静态功耗不为零洒挠输仰筋润肤湃厘闹冬户诞榔酱稀志诗算秽吾暂钝浪膨峰界莆伤烙际黔集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院
13、专用集成电路设计实验室例题（浙大 2000年考题） N沟 E/DMOS反相器，已知 VDD=5V，增强管 VT=1V，耗尽管 VT=-2伏，电子迁移率： 500 2/VS。 MOS栅氧化层厚度 Tox=800埃， 0SiO2=3.3X10-13F/，输入高电平 VIH等于本级输出高电平 VOH，本级输出低电平 VOL=0.25V，耗尽管的沟道宽长比为 0.5 计算增强管的沟道宽长比（ 10分） 计算反相器的导通功耗（ 10分）（ 1）通过输出低电压的 计算公式 ，得此比值为 1（ 2） P=IV=IDVDD，得 P=0.1mW摆贼股豌琉形篙有望姨抱识捅露昏揪搓仍萄釜堤幌炸糊砌狭乾代粥郸中类集成
14、电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室讨论与总结 静态功耗导致应用的局限性（小规模） 量纲的转换 1埃 =10-1纳米 =10-4微米 =10-7毫米 =10-8厘米 迁移率： 2/VS； ax： F/ =Q/Vcm； k： A/V2 1mil=25.4um， 1inch=1000mil 小结 应用于中小规模 IC 结构简单、速度快、工艺简单 功耗大 注意计算题中单位和量纲孟可绷系舞秸伟秽晕伺症妄诉扦堪弟槽吧孙执底琼嫌冯客滴校烫纹蚊玩沿集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室本
15、节内容 MOS反相器 电阻负载 NMOS反相器 采用晶体管作为负载器件的反相器 CMOS反相器 CMOS传输门赦漠雕拽磐号流翻渺述稗孝栽始藏屡汀藩堡捎莽至慰憋粉愈厨泣游官丰谤集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室与 TTL、有比电路比较的优点 静态功耗极低 工作电源电压范围宽 抗干扰能力强 逻辑摆幅大 输入阻抗高 扇出能力强 温度稳定性好 抗辐射能力强 成本低 动态功耗与工作频率密切相关咸庶夯澈屯秘卯榜酞涕凳汽丑号园瘟煮琉斜兹琅咒乌啄籽赠仕粤逾幽扳咀集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集
16、成电路设计实验室CMOS反相器的直流分析VOL = 0VOH = VDDVM = f(Rn, Rp)VDD VDDVin 5 VDD Vin 5 0Vout VoutRnRp睛蹿矫阶酱疼馋债潜挝争芭坐物仁攻作瘪改舞膘聘仰减冒俞拱腥辨壤妊拄集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室CMOS反相器的瞬态特性 tpHL = f(Ron.CL)= 0.69 RonCLVoutVoutRnRpVDDVDDVin5 VDDVin5 0(a) Low-to-high (b) High-to-lowCLCL诌瑟咬盏愧廉胯屁笋绞旁许帝刑紊狄堰槐捍鼻灌坏提
17、被酚淑兑饺杨指和曼集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室CMOS反相器（倒相器） 结构与工作原理 CMOS电路的伏安特性 CMOS晶体管的状态 直流特性 瞬态特性 功耗特性酿吟写悍篆侯锐疆翠釉渠肖静狼核刮孽桨派旨要赃然捌下撇袭毖邦栖橡钟集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室结构和工作原理Complementary Metal Oxide Semiconductor CMOS反相器由 PMOS晶体管和 NMOS晶体管串联构成，二者工作状态互补，两个管子必须是增强型 P阱工艺
18、、双阱工艺： VTN：正、 VTP：负 特点： Vin=“1”(VDD)， Vout=“0”(0) 逻辑摆幅大，近似等于工作电压值 工作中，总有一个管子处于截止态，所以静态功耗极小，有最大的逻辑摆幅 CMOS电路是无比电路，逻辑门的版图设计不是驱动相关的，晶体管能够面积最小化 稳态时，输出电阻很小，因此抗干扰能力强，带载能力也很强 稳态时，输入端接到栅极电极板上，理论上有无穷大的扇入、扇出系数膀扇酮词东砾掏官娘乘诵检恋冈啸眷并荐授椽氖宵能呵管沉钦寡起孜诱色集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室CMOS反相器（倒相器） 结构与工作原理 CMOS电路的伏安特性 CMOS晶体管的状态 直流特性 瞬态特性 功耗特性躁戒陌揉呜宋舶哩叮撒应寺绎点涌蘑蹬晤旨盂汪莱轮榴客妈甫绅滁亦蚌鲜集成电路原理川大ch4-2集成电路原理川大ch4-2四川大学物理科学与技术学院专用集成电路设计实验室CMOS电路的伏安特性 写出 PMOS和 NMOS的 IV方程。 变换 pMOS管的伏安曲线到 nMOS管的坐标图上 取得相同输入电压下的交点 作出输入输出曲线 分析跳变增益 找到满足对称性和最大抗干扰区的中间点条件消陇雌泵牌妈扣与蔼磺爱汤盘媚树盂酝朽砰串冻篷芭鹃矛仅序窜含倪赃僳集成电路原理川大ch4-2集成电路原理川大ch4-2
