1、系统级封装带来系统设计新优势电子行业内普遍持有一种误解，认为系统级封装(System-In-Package，SIP)仅仅是一种制造/封装技术，这种观点低估了成功生产 SIP产品挑战及其所带来好处。为了纠正这种偏见，本文对 SIP技术进行概述并探讨其发展，以及其在像纤巧高分辨率数码相机这样主流产品中日益流行趋势。瑞萨公司作为集成技术和器件制造商(ITDM)，将其所拥有技术用来支持 SIP工艺，并使之完成从概念到量产过程。SIP 生产中使用了先进系统设计方法，分割(partitioning)与集成专有技术、倒装片技术、线邦定(wire banding)技术、多层堆叠技术、高密度贴装技术，以及优化测
2、试方法和其它技术。瑞萨制造典型 SIP产品基于其自有 CPU核(例如 SuperH或 M32)。SIP 产品存储芯片包括了从低密度到高密度 DRAM、Flash 以及掩模 ROM,这些芯片常常来自许多不同供应商。其它嵌入芯片包括 ASIC、模拟 IC等，这些芯片取决于客户需求。值得注意是，来自 SIP需求正激励着 DRAM制造商们开始开发专门用于 SIP存储器。例如，DRAM 制造商们正在将存储芯片布局从引出线焊盘位于芯片中部转变为位于芯片边缘以便于进行芯片堆叠。他们还正在使 IO缓冲器驱动可调整，以降低 SIP产品功耗。这种趋势将有助于增加未来 SIP特性和应用。SIP应用优势与在电路板上采
3、用多个芯片系统设计相比，使用 SIP实现方案更小、更轻、更薄，另一个好处是这样可以减少或消除客户对高速电路设计需求。另一项与此相关优势是 SIP产生 EMI噪声更小。为了阐述 SIP是怎样解决客户采用其它技术需要面对高速设计问题，假定在系统设计中要求采用时钟频率为 400MHzCPU。设计挑战包括 EMI噪声、开关噪声，以及由于需要采用多层电路板而增加电路板成本，并且需要获得合适 DRAM并与之连接。SIP 因为包含一个快速 CPU和 DDR存储器而避免了这些问题，并且还能避免或在内部解决一些其他问题。通常构建在电路板上嵌入式系统噪声电平大约为 90dB。而用 SIP技术则能大幅度地将噪声电平
4、降低到 60dB左右。这种改善缘于 SIP基底上互连线很短，以及其得当电源设计。另一个优点是 SIP将峰值电压降低了大约 70%，这样可以简化客户终端产品设计。本图由 PCB提供PCB提示图名为1： SIP技术降低产品开发周期和开发成本。由于 SIP节约了电路板空间，电路板成本也就随之降低。同样，由于SIP器件可以得到充分测试，因而可以节省客户测试时间，省去很多麻烦，甚至还能节约测试设备投资，并减少器件采购环节以及器件库存。甚至与 SoC相比，SIP 开发周期更短而开发成本更低。在一个客户大批量数码相机应用中，其早期设计中采用了 3块电路板。当该公司推出基于瑞萨公司 SIP新款相机时，整个线路
5、板体积减小了 70%。通过在 SIP中加入更多叠层，他们即将推出设计又进一步完善和优化，电路板尺寸再一次降低 40%。采用 SIP使得客户电路板成本降低，并留出更多空间给更大电池，这样延长了相机连续工作时间。针对 SIP优化 SoC大约 5年前，创建 SIP主流方法是将已有大规模集成电路(LSI)组合到一起。从 2003年开始，开发专用于 SIP新型 SoC器件趋势已经初现。而现在，只要有可用 SoC样片，SIP封装就可以开始了。设计用于 SIPSoC有四个重要方面需要注意：其一是芯片配置必须优化；其二是必须确定最佳 I/O引线布局；其三是 I/O缓冲器长度必须恰当；最后是必须设计并构建合适器
6、件测试电路。瑞萨 SIP经过充分测试，因此移除了全部用于测试过程对外引脚。当 SIP完成设计，其测试问题就都已解决。这种 SIP设计核心目标是降低所需测试时间，促进大规模生产，保证 SIP产品具有与单片器件同样高质量。IC组装与连接将芯片组装到 SIP中有多种方法：堆叠组装、相邻组装、封装叠加(Package on Package，POP)以及 QFP型。每一种方法都有其独特之处：堆叠技术在缩小封装尺寸方面特别有效，是要求小外形尺寸 SIP最佳选择；相邻组装通常用于功耗很大芯片。瑞萨主要使用堆叠组装方法制造用于移动电话以及数码相机 SIP产品。LSI芯片被组装入 SIP之后，将其互相连接在一起
7、主要有两种技术：倒装片(flip-chip)技术和线邦定技术。倒装片技术特点是将 LSI线路一侧直接连接到 SIP基底上，连接点无需再额外占用基底空间。这使得整个系统外形尺寸更小，但会导致 SIP基底成本居高不下。与倒装片技术形成鲜明对比是，线邦定技术成本不高，但由于必须在 SIP基底上放置芯片区域之外留出连接引线焊盘，使得 SIP外形尺寸更大。同样，引线还会占用芯片上方一定空间。当采用堆叠技术组装 SIP时，倒装片或线邦定技术都可以用在较低芯片上，二者都符合客户要求。对于高可靠性和高性能 SIP而言，倒装片技术更有效。为了进行互连，倒装片技术包括金凸块(gold bump)、ACF/NCF
8、以及焊接方法。另外，还采用了晶圆工艺封装，这是一种使用二次连线技术将凸块安置到晶圆上方法。晶圆工艺封装最适合用于要求高可靠性场合中。五层堆叠 SIP瑞萨现在批量生产 SIP堆叠层数为 5层。这种生产能力要求开发大量新技术，包括先进基底以及用于 12英寸/300mm 晶圆高效划片方法，并采用了线邦定、长/短环连线和倒装片技术。生产工艺现在支持 1.2mm两层堆叠以及 1.6mm5层堆叠。75m 和 50m12 英寸/300mm晶圆芯片正在开发过程中。目前 4层 SIP基底厚度为 260m,这一厚度将被减至200m，实现更薄 SIP。本文小结随着器件、工艺和制造方法发展和改进，SIP 技术有望为众多电子产品提供更大容量以及更加多样化系统解决方案。随着不断提供能更好满足客户需求产品，SIP 产品将在 PC外设、光驱、硬盘驱动器、娱乐系统和工业设备以及导航系统等许多领域得到广泛应用。
