1、实验四 双稳态触发器一、实验目的1熟悉并验证触发器的逻辑功能和触发方式。2掌握集成 JK 和 D 触发器的使用方法和逻辑功能的测试方法。3掌握用 JK 或 D 触发器组成分频器的方法 。二、实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0“和“1“ ，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。根据功能的不同,触发器有 RS 触发器,JK
2、触发器,D 触发器,T 触发器,T触发器等类型。集成触发器的主要产品是 JK 触发器和 D 触发器,其他功能的触发器可由 JK, D 触发器进行转换。电路结构和触发方式与功能无必然联系。比如 JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有 RS、JK、D 触发器。带清除和预置端的高速 CMOS 双 JK 负沿触发器 CC74HC112（74HC112)(1) 功能如表 5-1 所示。图 5-3 CC74HC112 外引线排列图图 5-2 T1074、T4074 外引线排列图(2) 外引线排列见图 5-3。2带清除和预置端的 TTL 维持一阻塞双 D 触发器 T1074(7
3、474)和 T4074(74LS74)(1) 功能见表 5-2。(2) 外引线排列见图 5-2。表 5-2 T1074、T4074 功能表三、实验内容与步骤(一)JK 触发器 741121复位、置位功能RDSDCP D 1nQ1n功能名称1 0 1 0 置位0 1 0 1 复位0 0 1 1 不允许1 1 0 0 11 1 1 1 0送数1 1 Qn Qn 翻转将 74112 芯片的 J 端， K 端、R D和 SD端各接到实验箱的一个“0” 、 “1”电平开关上，CP接到实验箱的常“1“单次脉冲按钮开关上，Q 和 各接到一个电平指示灯上。接通芯片电源。操作电平开关，完成表 5-3 规定的实验
4、内容。注意，在做表中第 5 行实验时，先将 RD和 SD接到同一个“0” 、 “1”电平开关上。操作完成后恢复原来的接线。记录时对第 35 行可作简要的文字说明。2逻辑特性接线同 1。操作电平开关和单次脉冲按钮开关，完成表 5-4 规定的实验内容，其中 Qn状态通过操作 RD和 SD的电平开关实现。实验时注意这些开关的操作顺序，并观察 Qn+1的出现对应 CP 脉冲的哪一个边沿(上升还是下降沿)，作好记录。(二)TTL 双 D 触发器 T1074（7474)或 T4074(74LS74)(建议优选 T4074)1复位、置位功能将芯片中一个触发器的 RD、S D和 D 端各接到实验箱的一个“0”
5、 、 “1”电平开关上，CP端接到实验箱的常“0“按钮开关上，Q 和 各接到一个电平指示灯上。接通芯片电源。操作电平开关，仿照表 5-3，完成 D 触发器的复位、置位实验。2逻辑特性接线同 1。操作电平开关和按钮开关，完成表 5-5 规定的实验内容。其中 Qn的状态通过操作 RD或 SD的电平开关来实现。实验时注意这些开关的操作顺序，并观察 Qn+1的出现对应 CP 脉冲的哪一个边沿(上升沿还是下降沿)，作好记录。五、实验结果及数据处理JK 触发器 74112 复位、置位功能和逻辑功能表 5-3 T1072 复位、置位功能RD SD J K CP Q 1 0 11 1 00 1 10 1 1不
6、定 不定表 5-4 T1072 逻辑功能RD SD J K CP Qn Qn+11 1 0 0 0 01 1 0 0 1 01 1 0 1 0 01 1 0 1 1 01 1 1 0 0 11 1 1 0 1 11 1 1 1 0 11 1 1 1 1 0由实验数据分析得 JK 触发器能够实现低电平置位和复位功能但当置位和复位同时为有效电平时，输出不能确定。JK 触发器正常工作时，状态转换需要输入时钟信号的下降沿触发，而且输出满足 ,实验数据完全符合真值表。+1=+TTL 双 D 触发器 T1074 复位、置位功能和逻辑功能表 5-5 T4074 逻辑功能RD SD D CP Qn Qn+11
7、 1 0 0 01 1 0 1 01 1 1 0 11 1 1 1 1分析实验结果可知，T4074 能够实现低电平直接置位和复位的功能，但当二者同时有效时，输出都为高电平，不符合互不输出的要求，因此不允许同时有效。当芯片正常工作时，为信号序列上升沿触发，并且满足 。本次实验所得数据完全符合理论预期。+1=六、实验注意事项：实验者的双手应在实验前放电(例如在暖气管道或水管上放电)，并避免在实验过程中触摸干燥织物。接线、拆线必须切断电源进行。实验操作时，应先接通实验芯片的电源后接通信号源；先断开信号源后断开电源。最坏情况是电源和信号源二者同时通断，但无论如何也不能颠倒操作次序。实验仪器设备应有良好
8、接地。(注:若实验室没有 HC112，也可用 74HC74 双 D 触发器。74HC74 的外引线排列和逻辑功能分别见图 5-2 和表 5-2)七、实验总结及改进建议本次实验达到预期目标，通过本次试验，我熟悉了常用触发器的逻辑功能和触发方式。掌握了集成 JK 和 D 触发器的使用方法和逻辑功能的测试方法。学会了用 JK 或 D 触发器组成分频器的方法。对于本实验的改进，可以增加软件模拟实验，以便能更高效的完成实验，提高实验者的实验热情。八、实验思考题解答（1）触发器的基本性质是什么？触发器的基本性质有三个：一是有两个稳态 Q0 或 1，二是可触发翻转，三是保持。（2）什么是电平触发？什么是主从
9、触发？什么是边沿触发？基本 RS 触发器的约束条件是什么？基本 RS 触发器与 JK、D 触发器的区别是什么？电平触发：触发信号为有效电平（高或低）时，输入信号进入触发器电路，置触发器为相应状态。触发信号变为无效电平后，输入信号被封锁，触发器状态保持；主从触发：即主、从触发器串联，触发信号反相。以正脉冲触发为例，当触发信号为高时，输入信号进入主触发器，置主触发器状态；触发器变低后，输入信号被封锁，主触发器状态保持，同时，从触发器的状态根据主触发器状态确定。边沿触发是指电平从高到低跳变(负跳变) 或从低到高跳变(正跳变)时才发生的触发。基本 RS 触发器的约束条件是 SR=0；基本 RS 触发器
10、与JK、D 触发器的区别：基本 RS 触发器为电平触发，而 JK 和 D 触发器为边沿触发。（3）触发器复位、置位的正确操作方法是什么？触发器实现正常逻辑功能时，其复位、置位端应处于什么逻辑状态?触发器复位和置位时，正确接入有效电平，完成操作后，应该把置位和复位端接入无效电平，正常工作时应使二者无效，使其逻辑状态为无效。（4）JK 触发器实现二分频工作时，其 J、K 端应处于什么逻辑状态?还有其它连接方式可供选择吗?举例说明。J、K 都为逻辑高电平时，可以实现二分频。可以有其他方式，如将 J、K 端同时接到时钟脉冲上。（5）如何用 D 触发器构成 4 分频器和 8 分频器？画出电路连接图。D 触发器构成的四分频电路D 触发器构成的八分频电路
