1、数字电子电路期末试卷命题人：赵丽伟 审核人：彭良平 姓名 学号 总分 填空题（分，每空分）、（43.25）D=（）8421BCD（） （） （） 、用代数法化简下列式子 .CBADBAC = .B、当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化时间有差异的现象，称为 ；由该现象可能产生输出干扰脉冲的现象称为 。、典型的组合逻辑集成电路有 、 、 、 。、锁存器是一种对脉冲 敏感的存储单元电路，触发器则是对脉冲 敏感的存 储电路。6. K*4的存储 系统具有 个存储单元，至少需 根地址线 根数据线。、数字电路中，常用的脉冲波形产生电路是 器。8、A/D 转换器的主要技术指标，可采用 和
2、 两个参数描述。选择题（分，每题分）9、函数 BAF的结果是 A B AC D 10、一个时钟占空比为 1：4，则一个周期内高低电平持续时间之比为 A 1：3 B 1：4C 1：5 D 1：611、下列描述不正确的是（ A ）AD触发器具有两个有效状态，当 Q=0 时触发器处于0 态B移位寄存器除具有数据寄存功能外还可构成计数器C主从 JK触发器的主触发器具有一次翻转性 D边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象12、电路如下图（图中为下降沿 Jk触发器），触发器当前状态 Q3 Q2 Q1为“110”，请问时钟作用下，触发器下一状态为（ D ）图 1 A“101
3、” B“010” C“110” D“111”13、下列描述不正确的是（ D ）A译码器、数据选择器、EPROM 均可用于实现组合逻辑函数。B寄存器、存储器均可用于存储数据。C将移位寄存器首尾相连可构成环形计数器D上面描述至少有一个不正确14、A/D 转换器中，转换速度最高的为( A )转换A、并联比较型 B、逐次逼近型C、双积分型 D、计数型15、用或非门构成钟控 R-S触发器发生竞争现象时，输入端的变化是（ A ）A、0011 B、0110 C、1100 D、100116、一个 4K赫兹的方波信号经 4分频后，下列说法错误的是（ B ）A、频率变为 1K赫兹 B、周期为 2103 秒C、信号
4、频带宽度变小 D、模 4同步计数器有417、关于 PAL器件与或阵列说法正确的是 A A 只有与阵列可编程 B 都是可编程的C 只有或阵列可编程 D 都是不可编程的18、下列关于 TTL与非门的输出电阻描述中，正确的是 C A 门开态时输出电阻比关态时大 B两种状态都是无穷大输出电阻C 门关态时输出电阻比开态时大 D两种状态都没有输出电阻作图题（分，每题分）、电路如题图 3.5.2所示，试用与非门实现。、用卡诺图化简：、画出 JK触发器的真值表和状态图。2 2、图 5.2.1（a）中基本 SR 锁存器的 S、R端输入波形如图5.2.3虚线上边所示，试画出 Q和 对应的波形。Q23、试分析图题
5、6.5.14所示电路，画出它的状态图，说明它是几进制计数器。图题 6.5.14计算题（25 分，每题 5分）24、用三个漏极开路与非门 74HC03和一个 TTL与非门74LS00 实现图题 3.1.7所示的电路，已知 CMOS管截止时的漏电流 ，试计算 （）和 （）25、26、试用 3个三输入端与门和一个或门实现“B”的比较电路，和均为位二进制数。、逻辑电路和输入波形如图题 5.4.9所示，画出两触发器的波形。两触发器的初始状态均为 0.、图题 8.1.2所示电路是用 CMOS或非门构成的单稳态触发器的另一种形式。是回答下列问题：1 分析电路的工作原理；2 画出加入触发脉冲后 Vo1、Vo2及 VR的工作波形；3 写出脉冲宽度 tw的表达式。五、综合题。 （15分）29、分析下图所示时序电路。写出各触发器的信号方程和激励方程；写出电路的状态方程和输出方程；画出逻辑表及状态图；画出电路的时序图。
