1、组合逻辑电路功能之二,数据选择器比较器全加器,数据选择器与数据分配器,数据分配器(Demultiplexer) 将一路数据分配到多路单元中去的逻辑电路称为“数据分配器”，或称“多路解调器”、“多路器”。数据分配器相当于一个单刀多掷开关。,4路数据分配器的功能图,数据选择器,数据选择器(Multiplexer) 从多路数据中选择某一路数据输出的逻辑电路称为“数据选择器”，简称MUX，或称“多路调制器”、“多路开关”。MUX有2选1、4选1、8选1、16选1等。进行扩展可得到32选1、64选1等选择器。,数据选择器,地址信号,输入信号,输出信号,数据选择器类似一个多掷开关。选择哪一路信号由相应的一
2、组地址信号控制。,4 选1数据选择器的功能图,数据选择器,选择端(地址信号),输入数据,输出数据,使能端,数据选择器的应用, 作数据选择，实现多路信号分时传送； 级联扩展； 实现组合逻辑函数； 在数据传输时实现并串转换； 产生序列信号。,4选1数据选择器 74LS153,逻辑图,功能表,使能端,数据输入端,真值表可查看P95表3-17,思考实验74151的功能验证,并写出真值表?,8选1数据选择器75LS151真值表,数据选择器应用设计逻辑电路,功能表,一般Di可以当做一个变量处理：可以取原变量；反变量；0；1。（Di=1时，对应的最小项在式中出现）,设计步骤,（1）确定应该选用的数据选择器：
3、,n：地址变量个数,k：函数的变量个数,例1：,利用四选一选择器实现如下逻辑函数。,与四选一选择器输出的逻辑式比较,可以令：,变换,C,B,F,接线图一,“1”,例子讲解P97页例3-12和例3-13,思考:1.用数据选择器实现逻辑函数的组合电路的过程;2.例3-13如何用4选1的选择器实现?例1如何用8选1数据选择器实现?,数据选择器应用扩展（2种方法）,(1) 利用选通(使能)端来扩展,例2：双(2位)4选1扩展为8选1。,(1) 利用选通(使能)端来扩展,分析：当A2A1A0=000011时： 在此范围内，A2=0。 因为 ，故第2组禁止工作，无输出，2Y=0。,4个4选1扩为16选1,
4、为什么？请列出A2A3和1S2S3S4S对应关系分析,提示：2-4线译码器真值表,例如，4选1扩为8选1。可以将2片4选1作电路的输入级，并共用低2位地址码A1A0，1片2选1作输出级，其地址变量作为高位地址码A2。必须指出的是，高位地址码应在输出级。,(2) 不利用选通端的扩展。,图 4选1扩为8选1,电路的工作原理简述如下： 低2位的地址码A1A0取值在0011的范围内，2片4选1同时各从D0D3及D4D7中选择相应的1路数据传输到输出端Y1及Y2上。 当A2A1A0=000011时： 因为高位地址码A2=0，所以，这时选中2选1中的D0(即4选1的Y1)数据输出，也即选中D0D3中的某路
5、数据输出。, 当A2A1A0=100111时： 因为A2=1，所以，这时选中2选1中的D1(即4选1的Y2)数据输出，也即选中D4D7中的某路数据输出。可用真值表来理解（p95表3-17）,请列出真值表。同理，可用5片4选1连接后扩为16选1，请同学们自行分析要求扩充的输入端更多时，例如4选1扩为32选1，或64选1，甚至更多时，则显然能显示出用译码器作片选功能的优越性。,8选1数据选择器 74LS151,使能端,数据输入端,输出端,逻辑图,功能表,当S=0时，,8/1数据选择器应用设计逻辑电路,例4试用八选一电路实现三变量多数表决电路。,解：假设三变量为A、B、C，表决结果为F，则真值表如表
6、所示。,真值表,则,D3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0 FY,练习题：,1、用74LS153实现一位全加器2、设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由灭到亮。3 、,由8选1数据选择器74HC151实现,用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,设计时采用函数式对照法。地址端作为输入端，数据输入端可以综合为一个输入端。,8/1数据选择器 应用扩展,例：用2片74LS151实现16选1数据选择器,74LS151实现16选1数据选择器,74LS151实现16选1数据选择器,8/1数据
7、选择器 应用并入串出,例、用1位8选1MUX来产生周期性的二进制序列信号：01101001。,电路图,8/1数据选择器 应用并入串出,例：用数据选择器2片74LS153（4选1）、译码芯片74LS247（4-7段译码器）和数码器管，使电路在任意时刻现实“2”、“0”、“1”、“2”四个数字。,电路图,数值比较器原理,1位数值比较器：,数值比较器原理,2位数值比较器,多位2进制数进行比较时，如果高位已经比较出“”或“”，则可直接比较出结果，否则则应进一步比较低位。,集成数字比较器74LS85,4位数值比较器74LS85,集成数字比较器74LS85,电路符号,4位二进制数比较时扩展输入如何处理,7
8、4LS85使用扩展,例：用74LS85实现8位二进制数值比较,串联方式,74LS85使用扩展,例：用74LS85实现20位二进制数值比较,并联方式,加法器半加器,半加器（Half Adder）：指进行两个加数的加法运算，而不考虑低位进位。(Find error?),加法器全加器,全加器（Full Adder）：能进行加数、被加数以及低位的进位信号的加法运算。,1位全加器74LS183,进位输入,进位输出,和输出,加法器串行进位加法器,两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n 位二进制数相加用n个全加器。只要将低位的进位输出接到高位的进位输入。,加法器串行进位加法器
9、,例：4位串行进位加法器,加法器串行进位加法器,例：试用74183实现2位串行进位的全加器,用74LS153(双4选1数据选择器)实现1位全加器,一位全加器,全加器表达式，列出真值表：,【例3】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。,B,A,Y,“1”,由8选1数据选择器74HC151实现,先将所给逻辑函数写成最小项之和形式，即,8选1数据选择器74HC151的输出端逻辑式为,比较上面两式，令: A2A，A1B，A0=C，D1D2D3=0， D0D4=D5=D6=D7=1,故其外部接线图如图所示,比较上面两式，令: A2A，A1B，A0=C，D1D2D3=0， D0D4=D5=D6=D7=1,
