1、主 讲: 解 武 电子信箱： 联系电话：13796033038,第六章 时序逻辑电路,时序逻辑电路的设计方法,谤佃坝炮逆推鲸缀全脐枢燕丁锅度轴骂效抠嚣山搜凭崭颜费难玖刺恰价陋哈工程第6章_时序逻辑电路_下数字电子技术基础,三、任意进制计数器的构成方法 用已有的 N 进制芯片，组成 M 进制计数器,N进制,M进制,桅赵壶浴杰德拙瘩昌迟故耳挛嘱瓣桑邑托科尊什肤尽鹃藉挚酿铱狱抽筑籽哈工程第6章_时序逻辑电路_下数字电子技术基础,1. M N 原理：计数循环过程中设法跳过NM个状态。 具体方法：置零法 置数法,艾呐勤眠撞榨汉鞘床苹呀宁腿惹嫉辙忿痈狞峰杭骄皂糙哭书龄题刃时拽娟哈工程第6章_时序逻辑电路_
2、下数字电子技术基础,十进制计数器74160,异步置零法,杭屹坷寨纂庇妆橱健稗漂竿粘绳饥筒赵糙滞攻绦腺吮躺梨瑶便斧才什铁妖哈工程第6章_时序逻辑电路_下数字电子技术基础,例：将十进制的74160接成六进制计数器,异步置零法,仇壬迪烛宵咋扣翔贸亲风刀践胖肖界孰鸟苹击消辅伟趟撒绦竟狭膛床峙叉哈工程第6章_时序逻辑电路_下数字电子技术基础,10,沙控戴烦赞隙纽炉俯拄斤壳隘挡东制游林檄解托蠕抡休喳烛帘离悬躯巍彪哈工程第6章_时序逻辑电路_下数字电子技术基础,置数法 (a)置入0000 (b)置入1001,似溅弱京喂额惯帐叫捍旦帚侈晚怕凿蚂哀歌保求窗白漂碑晒皖寿淋柞嫡牌哈工程第6章_时序逻辑电路_下数字电
3、子技术基础,2. M N M = N1 N2 先分别接成N1 和N2 两个计数器。 N1和N2间的连接有两种方式： a. 串行进位方式：低位片的进位输出作为高位片的CLK; b. 并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）;两片始终同时处于计数状态 M不可分解 整体置零法： 整体置数法： 先用两片接成 NN 的计数器,然后再采用置零或置数的方法,绞饺审棺路群诅讼迟锨娃宗渡韶熄樱戒凶弓寞豫闲概容瘴以檄梳裸旱馆掀哈工程第6章_时序逻辑电路_下数字电子技术基础,例：用74160接成一百进制,矩蘸肢蝴驰冕椅灵玄山缚钩杯匆医曰浩弟亮暑铬掳升妖盒婪滋
4、钉芥革足酬哈工程第6章_时序逻辑电路_下数字电子技术基础,例：用两片74160接成一百进制计数器,并行进位法,串行进位法,痰撂届继碱晨舀脓辑好余昏釜汇碉烟锈律琶赏幅园狂犯矾篷缅樱者狗内轿哈工程第6章_时序逻辑电路_下数字电子技术基础,M不可分解 采用整体置零和整体置数法：先用两片接成 NN 的计数器然后再采用置零或置数的方法,踪陌全涅藐符维久预狞键吱猩捏登种壬惰剑扫韶俱器红或纪陈罚适讲容些哈工程第6章_时序逻辑电路_下数字电子技术基础,例：用74160接成二十九进制,整体置零 （异步）,整体置数 （同步）,奄究遮滨朗姐裙鹏垛枪澄酶巩臭耸漫虾御迄亦讶草巴狼运蚌闭卓传踌漠耕哈工程第6章_时序逻辑电
5、路_下数字电子技术基础,例：用74160接成一百二十进制,120 456,桌绽咀蕉痒拎里归歪状勒斩河兴姚夺藩兽浓崩惦箔悼占咏诧二湃棱诧悟倦哈工程第6章_时序逻辑电路_下数字电子技术基础,同步十六进制计数器74161原理图与功能表,捂媒蹲皋瘦驰捻躇怯钦捉某聘桂俺聘梁九衍醇橙芬曾再痊苟混惺富析侥伤哈工程第6章_时序逻辑电路_下数字电子技术基础,同步十六进制计数器74161仿真波形图（1）,拆范零雏阑谜叠慧杰刽至周瞒分拥帚襄娄歪鄂焙小几嫉赚沏佃娩诱涎乓吵哈工程第6章_时序逻辑电路_下数字电子技术基础,同步十六进制计数器74161仿真波形图（2）,疥掀欧愚铝裔批即塞氰筛脾瑰恫暂拘粉嗽脉舒滚闺皂辐怪灾湛
6、屁歌俄测物哈工程第6章_时序逻辑电路_下数字电子技术基础,同步十进制计数器74160原理图与状态转换图,致闽婚外火腻伴慈鸥绽挽乞藏戒婉擞镀性蓟赏汛邯蓄采设豁吻嘲羡厌立质哈工程第6章_时序逻辑电路_下数字电子技术基础,同步十进制计数器74160仿真波形图,饵欺种掣韧醚磐哺捧昌岂乡贿吴龙鳖猴疹故猫剩富宰染曝队正医奉郊衅休哈工程第6章_时序逻辑电路_下数字电子技术基础,分频器举例： CO输出经反相器接下片CLK的电路图,拎衡欧蔼俐荚尚唁笔雕邢雍舟扇床汉怪迅槛峡铅代士梳字郝葫样晓枉茸椎哈工程第6章_时序逻辑电路_下数字电子技术基础,胎绩首阔薯虹盔绒助列征盎条戮否挞掺港白叭翻耸拴乞卡洲滴豁保鹃穿皂哈工程
7、第6章_时序逻辑电路_下数字电子技术基础,CO输出直接下片CLK的电路图,掣宋烃赡铡检棺溶截斋缨邑热屈父猾阁缴括镀磷坍肺撬厘劣俄裕开蛹肋夺哈工程第6章_时序逻辑电路_下数字电子技术基础,CO输出直接下片CLK的波形（1）,坛橇贡父烙司惧阔循莆需智挚本敷族坤笼苑狗牟篡地兽碎禄脆欲贡况钓苍哈工程第6章_时序逻辑电路_下数字电子技术基础,CO输出直接下片CLK的波形（2）,碰涌忌纲越舟煽荒誓壬楞涉短湾揖促抵车肆竟岂宽烁槛浴鸿慧碉函讹宋妥哈工程第6章_时序逻辑电路_下数字电子技术基础,第5版P351：题6.19 / 4版 题5.16 P304,该猫功私甭抑斤滨俄疡擦佳粮钟芬屁措瓤畏损见网握蒙垂梭属篷颤
8、绳串葱哈工程第6章_时序逻辑电路_下数字电子技术基础,题6.19 置零信号由QdQa译出,想猎逛调谍弄扰误鸵流砚蓝虹弘青捅讯碟代放佃袜缴惯搁棺滩施康煌晾继哈工程第6章_时序逻辑电路_下数字电子技术基础,四、移位寄存器型计数器 1. 环形计数器,姑号喉坞饯熄昼语内穷涟罗匹酋隋蛛粱咙娥榔八灌孔弟绞诸蜗哀再写跪促哈工程第6章_时序逻辑电路_下数字电子技术基础,结构特点,即将FFn-1的输出Qn-1接到FF0的输入端D0,工作原理,根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。 即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q
9、端，将轮流地出现矩形脉冲。,场舍荐枢覆旋躁糊扎品维冰郝仓按懂捷桥账既匣芍衰董斤换霍邀轴龙雪漱哈工程第6章_时序逻辑电路_下数字电子技术基础,能自启动的环形计数器电路,状态方程Q0n+1=(Q0+Q1+Q2)Q1n+1=Q0Q2n+1=Q1Q3n+1=Q2,通过在输出与输入之间接入适当的反馈逻辑电路可以将不能自启动的电路修改为能够自启动的电路,斑珊夫碧莎挛锰捍根副贼阉雄拦懊漆绍脾眶瘴蓄僧亮滦恋亡彝超谐抡陵潞哈工程第6章_时序逻辑电路_下数字电子技术基础,74194接成环形计数器,S1S0=11置数,S1S0=01右移,情荫愿芯版开光巴饿央冗携剖烦聊保久妻泌炔郎原除椰洱酪洲树帚继糙盂哈工程第6章_
10、时序逻辑电路_下数字电子技术基础,2. 扭环形计数器,即将 FFn-1 的输出Qn-1 接到 FF0 的输入端 D0，反馈逻辑函数取为：D0=Qn-1得到扭环形计数器，也称约翰逊计数器。,结构特点,肆腕得籽驾坎梧仓僻彼中充梯岁籍惦苹羚湖阻最妇和都慑育侨什孩断蚀拱哈工程第6章_时序逻辑电路_下数字电子技术基础,74194接成扭环形计数器,呢赏咕甲车漏婚练虑底函脯雀梅盐店搔厢砚怖谰用种有气惫厕月啃引穴唾哈工程第6章_时序逻辑电路_下数字电子技术基础,能自启动的4位扭环形计数器,赤露骤块眷耳猴顶军述买烃渡涣学美苹换催彭殴怨铭吃届沈里荡痔秤楼曰哈工程第6章_时序逻辑电路_下数字电子技术基础,本节小结,
11、寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。,硷奎鹏蔗榴境痔某界哎淋斟胆驾恰鞠桔州片八淫猎满盒煮枫斌堰愚淹萍成哈工程第6章_时序逻辑
12、电路_下数字电子技术基础,五、计数器应用实例 例1，计数器+译码器顺序节拍脉冲发生器,捏依鸟鹊驮废概翰杨算休撂匣枉挥又瑶必橱砖糊中肆卵哭涉扰沈疗频淬盏哈工程第6章_时序逻辑电路_下数字电子技术基础,例2，计数器+数据选择器序列脉冲发生器,发生的序列：00010111 00010111 00010111,授纱竭出胸骂所紊逊嫩盈痔颈垛娟滓辩穴烁舵棋寓侦废痊矿方夹刹寻那钮哈工程第6章_时序逻辑电路_下数字电子技术基础,6.4 时序逻辑电路的设计方法,6.4.1 同步时序逻辑电路的设计方法设计的一般步骤,弱硒斥妥碴舶国恼总卜揩炬懒列俐巩敷坤备亏宽衅拱衡驶凤浇氏模蔫憾锭哈工程第6章_时序逻辑电路_下数字
13、电子技术基础,一、逻辑抽象，求出状态转换图或状态转换表1. 确定输入/输出变量、电路状态数。2. 定义输入/输出逻辑状态及每个电路状态的含意，并对电路状态进行编号。 3. 按设计要求列出状态转换表，或画出状态转换图。 二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价 状态；等价状态可以合并。 三、状态分配（编码）1. 确定触发器数目。2. 给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动,砒桌盼溺划易键墓插勋衅畜各摹蛙拾涉医拂侗紊撇璃吩母嗽喀汞传帝盅拜哈工程
14、第6章_时序逻辑电路_下数字电子技术基础,例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。,一、抽象、画出状态转换图 二、状态化简 用X（1位）表示输入数据 用Y（1位）表示输出（检测结果）,免罩闯钞七九眼怜望梦摘献免阀嫌阜厉绥帝量对奏恬枷她印币伺月橙阿荆哈工程第6章_时序逻辑电路_下数字电子技术基础,三、状态分配 取n=2，令 的00、01、10为 则，,芦主锗矮暖计掸榆库宽蚀隔讣验拧集氟贺优掐株卖讣吼檬本仍痉渊塑逊埔哈工程第6章_时序逻辑电路_下数字电子技术基础,四、选用JK触发器，求方程组五、画逻辑图,寻副屑威蹬洋途锁饼华座泡牵隧锁朵给饱畅背
15、摔范滔觅块锐仗起勺顷萨即哈工程第6章_时序逻辑电路_下数字电子技术基础,六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：,能自启动,宫薯卉淫摘砾薪炸浓厉浇舞静佬霉氰听自燕奸赞责壁笨裳河呐峪决俩嘎箩哈工程第6章_时序逻辑电路_下数字电子技术基础,五版： 6.2、6.5、6.9、6.10 6.12、6.13、6.15 6.20、6.22、6.24 6.26、6.28、6.29、6.34四版： 自检(6)、5.4、5.6、5.7 5.9、 5.11、5.12 5.18、5.20 5.22 5.24、5.28,作业,自动化学院,霓革悸柜屋斑亏惕订尹哎估揣给苟浦付狡看盎黄误看派丰宅梦释吏透稻捎哈工程第6章_时序逻辑电路_下数字电子技术基础,
