1、第 23 卷 第 7 期 电 子 测 量与 仪 器学 报 Vol. 23 No. 7 12 JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT 2009 年 7 月本文于 2009 年 1 月收到。*基金 项 目 : 国家自然科学基金 (编 号 : 60772145)资 助 项 目 ; 新世 纪优 秀人才支持 计 划 (编 号 : NCET-06-0808)资 助 项 目 。更多电子资料请登录赛微电子网 基于伪插值的信号源幅频特性补偿方法研究 *刘 科 田 书 林 肖寅 东 (电 子科技大学自 动 化工程学院 , 成都 610054)摘 要 : 为
2、 了提高信号源的采 样频 率 , 伪 插 值 方法被用来完成数模 转换 器采 样频 率的倍 频 。但由于受数模 转换 器 (DAC)零阶 保持特性以及信号源 输 出通道元器件 值 的影响 , 输 出的信号幅 频 衰减 较为严 重。 针对 信号 发 生器中的 这 一常 见问题 展开研究 , 从理 论 上 对伪 插 值 信号 发 生器的幅 频 特性 进 行了分析 , 提出了基于 FIR 滤 波器的幅 频 校正方法 , 并 对设计结 果 进 行仿真 对 比 , 证 明了 该 方法的可行性。最后 , 通 过 在 500MSPS任意波形 发 生器中 应 用 , 证 明了 该 方法能有效的 补偿伪 插 值
3、过 程中由于 DAC零 阶 保持、通道非 线 性所造成的幅 频 特性不平坦 , 精度高 , 重复性好 , 具有 较 高的工程 应 用价 值 。关键词 : 直接数字合成 ; 信号 发 生器 ; 伪 插 值 ; FIR 滤 波器 ; 幅 频 特性中图分类号 : TP335 文献标识码 : A 国家标准学科分类代码 : 510.40A method for amplitude-frequency characteristic compensation ofsignal generator based on pseudo interleavingLiu Ke Tian Shulin Xiao Yind
4、ong(School of Automation Engineering, University of Electronic Science and Technology of China, Chengdu 610054, China)Abstract: In order to increase the sampling rate of signal generator, the pseudo interleaving method is used. As a result of the zero-order hold of digital-to-analog converter(DAC) a
5、nd the component value distortion of signal condition circuit, the frequency response of signal generator using pseudo interleaving isnt flat seriously. Aiming at the frequency response of signal generator, at first, the spectrum of pseudo interleaving signal generator is analyzed, then, the compens
6、ation method based on FIR filter is put forward and the simulation results are compared. At last, the method is applied in AWG with sampling rate 500MPS, and the results show that the amplitude-frequency character, which is influenced by zero-order hold of DAC and non-linear of signal condition circ
7、uit, is well compensated. Keywords: DDS;signal generator;pseudo interleave;FIR filter;amplitude-frequency characteristic1 引 言随着大 规 模集成 电 路的 发 展 , DDS(直接数字合成 )在波形信号 产 生中得到了广泛 应 用 , 但其核心器件 DAC 受集成 电 路制造工 艺 影响 , 最高 转换 速率受到限制 , 成 为 制 约输 出波形信号 带宽 的主要瓶 颈 。文献 1提出了一种利用 伪 插 值 技 术 , 从外部 实现 了两台高速信号 发 生器的拼接 应 用
8、以提高采 样 率 , 能 较 好的解决高速波形 产 生的 问题 。但也提出由于DAC 的零 阶 保持特性的影响 , 输 出信号的幅 频 特性平坦性 较 非 伪 插 值 情况尤 为恶 劣 , 同 时 提出可采用对 任意波形数据点 进 行 预 校正或使用硬件 电 路来改善 输 出的幅 频 特性 , 但未 见 有具体方法及 试验结 果。文献 2和 3提出一种采用 LC 选频 网 络进 行任意波形 发 生器幅 频 校正的方法 , 但由于元器件数 值 的偏差以及高 频时 的寄生 电 容 电 感的影响 , 校正 难 度 较大 , 且重复性 较 差 , 只能用于 DAC 零 阶 特性的初步补偿 。文献 4-
9、6提出了采用 FIR 滤 波器 进 行 DAC 零阶 保持特性校正的方法 , 但 频带较 窄 , 未 针对 多DAC 伪 插 值 的情况 , 也未 结 合波形 发 生器中由于模拟 通道中 滤 波器、幅度精 调 等 电 路非 线 性所造成的不平坦特性 进 行考 虑 。第 7 期 基于 伪 插 值 的信号源幅 频 特性 补偿 方法研究 13 本文 针对伪 插 值 信号 发 生器由于 DAC 伪 插 值操作和通道元器件失配造成的 输 出幅 频 特性不平坦的 问题 , 提出了一种基于 FIR 滤 波器的幅 频 特性校正方法 , 并在可 编 程 逻辑 器件中 进 行了 实现 。该 FIR滤 波器采用改
10、进 的分布式算法 7, 省掉了极 为 影响系 统 工作速度的乘法器和占用 资 源 较 大的 查 找表 , 该 方法 针对伪 插 值 信号 发 生器的幅 频 特性 进 行校正 , 精度高 , 重复性好 , 具有 较 高的工程 应 用价 值 。2 伪插值 DDS 频谱分析假 设 DDS 是理想的 (不考 虑 相位 查 找表的截断以及波形的幅度量化 误 差 ), 基于 伪 插 值 的波形合成原理可用 图 1 所示的模型描述。 f(t)为输 入信号 , p1(t)与 p2(t)均是周期 为 2T(即 单 路 DDS 的取 样时钟 周期为 2T)的抽 样 脉冲串 , 其中 p2(t)比 p1(t)滞后
11、T 个 时间单 位 , h0(t)用来描述 DAC 的零 阶 保持特性。图 1 双路 DDS 伪 插 值 信号模型Fig.1 Model of double DDS pseudo interleaving signal(1)122(1)kpttTttk对 其 进 行傅里叶 变换 , 可得 : (2)1 j2jj eskkspwwT, 表示 单 路 DDS 的取 样时钟频 率。/s经过 取 样 后的波形信号 fs1(t)可以表示 为 : (3)11() (2)skftpfTtk由 频 域卷 积 性 质 可得抽 样 信号 频谱为 : (4)11(j)(j)j2 SsFwPwFkT经过 DAC 零
12、阶 保持后 输 出信号 F1(jw)的 频谱为 : (5)110jjjSH式中 : 02sin(j)ewTH同理可得抽 样 信号 f2(t)的 频谱 表达式 为 : (6)0jjjSFw式中 : (7)22j1(j)(j)j eS kswPFT经过 模 拟 相加合并 产 生的 输 出信号 频谱为 : (8)12j0(j)(j)(j)1e2OksFwkHT由式 (8)知 , 当 k 为 偶数 时 , , 而 k 为 奇j数 时 , , 由此可知 F0(jw)的 频谱仅 在 k 为 偶je1k数 时 具有非 0 值 , 因此式 (8)可写 为(9)0(j)j2(j)OsnFwnT式 (9)表示的是
13、采 样频 率 为 2 ws。由信号 f(t)进 行采 样 后的 频谱 可 见 , 通 过 上述方案 , 可 实现 采 样频率的倍增。但从式 (9)也可以看出 , 尽管双路 伪 插 值实现 了采 样 率倍增 (2fs), 但与直接采用 频 率 为 2fs的单 路采 样 相比 , 其 输 出 频谱 特性存在明 显 差异 , 图2 给 出了等效采 样 率相同情况下 , 二者 输 出 频谱 的比 较 。其中 , 虚 线 表示直接采用 频 率 为 2fs进 行采 样的幅 频 特性曲 线 , 实线 表示 伪 插 值 合成信号的幅 频特性曲 线 。由此可 见 , 伪 插 值带 来的固有 误 差加 剧了信号
14、输 出幅 频 特性的 恶 化。图 2 伪 插 值 与正常采 样 的幅 频 特性 对 比Fig. 2 Comparison between frequency responseof pseudo interleaving and normal samplingDDS 信号源的 设计 中 , 最高 输 出 频 率一般 为 采 14 电 子 测 量 与 仪 器 学 报 2009 年样频 率的 40%。假 设 信号源采 样频 率 为 500 MSPS, 最大 输 出 频 率 应为 200 MHz。假 设输 出 频 率 为 1kHz时 信号幅度 为 1, 通 过 式 (9)可知 , 输 出信号 频 率
15、为200 MHz 时 , 采用正常采 样 的方式 , 输 出幅度 为0.756 8, 而采用 伪 插 值 合成的方式 , 输 出幅度 仅为0.233 9(12.6 dB), 具有 较 大的不平坦性 8。此外 , 由于信号 发 生器信号 调 理通道中采用平坦特性 较 差的 椭圆滤 波器 , 以及幅度精 调电 路、大功率放大 电 路的非 线 性 , 将使得整个信号 发 生器的幅度平坦性非常复 杂 , 如采用 软 件 拟 和的方式 , 只能 实现 点 频 上的校正 , 无法 实现扫频 、调频 等波形的幅度校正 , 且校正精度与曲 线 的复 杂 度和所采用的 拟 和曲 线 的 阶 数相关 , 如采用
16、选频 网 络 等模 拟 方法 进 行 补偿 , 不 仅设计 上具有 较 大的困 难 , 且同 样受器件影响 , 精度 较 差。3 幅频校正原理及设计3.1 幅频校正原理近年来 , 随着 FPGA 技 术 的快速 发 展 , 数字 滤波技 术 得到了广泛的 应 用 , 而 FIR 滤 波器由于其 稳定、易于 实现 的 优 点被大量 应 用。本 项 目采用 FIR 滤 波器来 实现伪 插 值 信号 发 生器幅 频 特性校正 , 校正 电 路原理如 图 3 所示 , 在每路 DDS 的波形 RAM 查 找表和 DAC 转换 器之 间 插入 FIR 滤 波器用于数据 预处 理 , 根据公式 (9)的推
17、 导 , FIR 滤 波器 应为 一低通 滤 波器 , 截止 频 率 为 采 样频率图 3 伪 插 值 任意波形 发 生器幅 频 校正 电 路原理 图Fig. 3 Schematic diagram of frequency responsecompensation of AWG based on pseudo interleaving的 0.8 倍 , 频 率响 应 函数 应 等于各 DDS 输 出增益及整个通道幅 频 特性乘 积 的倒数 9。时钟 分配网 络实现 采 样时钟 的相位控制 , 产 生fs1(t)和 fs2(t)分 别 作 为 两路 DDS 的同步 时钟 , RAM1和 RAM
18、2 存 储 一个周期的波形 , 其中 , RAM1 存 储偶数点数据 , RAM2 存 储 奇数点数据 , 且按照 CSD算法 对 波形数据 进 行量化 , FIR 滤 波器在 FPGA 内部进 行 实现 , 实现 波形数据的 预 校正。3.2 FIR 滤波器设计以笔者研 发 的 500MSPS任意波形 发 生器 为 例 , 模 拟 通道由 椭圆滤 波器、幅度精 调电 路 , 加偏 电 路、幅度程控衰减 电 路及增益放大 电 路等 组 成。通 过 矢量网 络 分析 仪 分 别测 出 DDS1 和 DDS2 输 出增益与模 拟 通道幅 频 特性的乘 积 曲 线 , 如 图 4 所示 , 可 见两
19、通道幅 频 特性基本符合 SINC 曲 线 , 但由于模 拟通道参数失配及 电 路布板布 线 的影响 , 在部分 频 点上 实际值 与理 论 指略有偏差。 对 幅 频 特性函数取倒数 , 即是所 设计 的各自 FIR 滤 波器的 频 响特性。(a) 通道 1 幅频曲线(a) Frequency response of channel 1(b) 通道 2 幅频曲线(b) Frequency response of channel 2图 4 测试 所得的任意波形 发 生器幅 频 曲 线Fig. 4 Frequency responses of AWGs channels得到各自的幅 频 曲 线 后
20、采用 频 率抽 样 法 获 取FIR 滤 波器抽 头 系数 h(n), 在 获 取抽 头 系数的 时 候需要考 虑 如下几个 问题 :1) 所求出的 h(n)应为实 函数 ;第 7 期 基于 伪 插 值 的信号源幅 频 特性 补偿 方法研究 15 2) 由 h(n)求出的 H(ejw)应 具有 线 性相位。取 阶 数 N 为 55, 采用 MATLAB工具 进 行仿真10, 得出的幅 频 特性如 图 5 所示。(a) 通道 1 补偿曲线(a) Compensation cure of FIR filter 1(b) 通道 2 补偿曲线(b) Compensation cure of FIR f
21、ilter 2图 5 对 所 设计 的 FIR 滤 波器的仿真Fig. 5 Simulation of FIR filter从 图 5 中可以看出 , 所 设计 的 FIR 滤 波器能 较好的 补偿 由于 DAC 零 阶 保持特性及通道失配所引起的幅 频 特性不平坦 问题 。在 FPGA 的 实现 中 , 考 虑 到系 统 工作的速度要求 , 采用了改 进 的分布式算法在 FPGA 中 进 行 FIR滤 波器 实现 , 如 图 6 所示。由于采用的是无乘法器的 FIR 结 构 , 且占用的存 储资 源 较 少 , 因此能 获 得较 高的工作速率。 经 系 统 仿真及 实际验证 , 所 获 得的
22、工作速度可达 300 MHz 以上 11。图 6 FIR 滤 波器的 FPGA 实现 框 图Fig. 6 Block diagram of FIR filter based on FPGA4 试验结果为 了 验证 本方法 , 本文按照 图 3 所示 结 构 , 采用 “FPGA+RAM+DAC”的方案构建了两路 DDS, 每路工作在 250 MHz 取 样频 率下 , 每路 输 出的数据通过 FIR 滤 波器 进 行数据 预 校正后送 DAC 进 行数模转换 , 对转换 后 获 得的模 拟 信号叠加 , 最后通 过 一个截止 频 率 为 220 MHz 的 椭圆 低通 滤 波器 获 得 输 出
23、 信号。使用 Agilent 公司的矢量网 络 分析 仪对输 出信号的幅 频 特性 进 行了 测试 , 如 图 7 所示 , 可以看出 , 通 过 FIR 滤 波器之后 , 伪 插 值 合成信号的 输 出幅 频特性 获 得了 较 好的平坦性 , 通道的不平坦性由原来的 13dB 改 进为 1.480 4dB。 16 电 子 测 量 与 仪 器 学 报 2009 年图 7 采用 伪 插 值 的任意波形 发 生器 输 出 频谱图Fig. 7 Spectrum of AWG based on pseudo interleaving5 结 论试 验 结 果 表 明 : 通 过 FIR 数 字 滤 波
24、器 预 校 正 有效 解 决 了 伪 插 值 高 速 任 意 波 形 合 成 中 由 于 DAC 零 阶保 持 及 输 出 通 道 元 器 件 失 配 所 带 来 的 幅 频 特 性 不 平坦 问 题 , 该 方 法 简 单 有 效 , 具 有 很 高 的 工 程 实 用 价 值 。参考文献 : 1 OKAWARA H. Analysis of pseudo-interleaving AWG C. International Test Conference, 2005.2 LIU K, TIAN SH L, XIAO Y D. A method of amplitude-frequency c
25、haracteristic compensation about DDS signal sourceC. The Eighth International Conference on Electronic Measurement and Instruments, 2007(4): 805-808. 3 WANG W L, TIAN SH L, LIU K. A method for improving amplitude frequency characteristic of DDS signal sourceJ. Measurement & Control Technology, 2007,
26、 26(8): 9-11.4 HENRY S. The design of multiplierless FIR filters for compensating D/A converter frequency response distortionJ. IEEE Transactions On Circuits and Systems, 35(8): 1064-1066.5 PAIK H W, GRABLANDER T W. FIR compensation filter for the zero order hold D/A converter using the frequency sa
27、mpling method, circuits and systemsC. Proceedings of the 37th Midwest Symposium, 1994 (2): 1006-1009.6 VANKKA J, LINDEBERG J, HALONEN K. FIR filtersfor compensating D/A converter frequency response distortion, circuits and systemsC. ISCAS 2002, IEEE International Symposium, 2002(4): 105-108. 7 WANG
28、S, TANG B, ZHU J. Distributed Arithmetic for FIR filter design on FPGA, communications, circuits and systemsC. ICCCAS 2007. International Conference, 2007: 620-623.8 HINGHAM M A, KHWER A, JACKSON L. B. Digital filters and signal processingM. 1986: 74-77.9 孙 超 , 林占江 . 基于 DDS 的雷达任意波形信号源的研究 J. 电 子 测 量与
29、 仪 器学 报 , 2008, 22(2): 31-36.SUN CH, LIN ZH J. Study on arbitrary waveform generator for radar based on DDSJ. Journal of Electronic Measurement and Instrument, 2008, (22): 31-36.10 MCCLELLAN J H, PARKS T W, RABINER L R. A computer program for designing optimum FIR linear phase digital filtersJ. IEEE
30、 Tram. Audio. Electroacoust., 1973,AU-21: 506-526.11 SALIM T, DEVLIN J, WHITTINGTON J. FPGA implementation of digital up-conversion using distributed arithmetic FIR filtersC. ICFPT 2004: 335-338.作者简介 : 刘 科 : 2000 年于 电 子科技大学获 得学士学位 , 2003 年于 电 子科技大学获 得 硕 士学位 , 现为电 子科技大学 讲师 。主要研究方向 为 测 控技 术 与 仪 器 。E-m
31、ail: LLiu Ke: received BS and MS both from the University of Electronic Science and Technology of China(UESTC)in 1998 and 2003, respectively. Now, he is a lecturer in UESTC. His current research interests include measurement control technology and instrument.田书林 : 1989 年于 电 子科技大学获 得学士学位 , 1991 年于 电
32、子科技大学获 得 硕 士学位 , 现为电 子科技大学教授。主要研究方向 为 测 控技 术 与 仪 器 。E-mail: Tian Shulin: received BS and MS both from the University of Electronic Science and Technology of China(UESTC) in 1989 and 1991, respectively. Now, he is a professor in UESTC. His current research interests include measurement control technology and instrument.刘 科田 书 林
