微型计算机课后习题.doc

1、1.1 试述微机处理器,微型计算机和微型计算机系统的关系.1.2 什么是单片机?什么是单板机？什么是个人计算机？单片机（微控制器、 嵌入式计算机） ，微型计算机制作在一个芯片中，有时包括A/D、D/A 转换器。单板机，微型计算机、小键盘、发光二极管显示器、监控程序等安装在一块印刷电路板上。个人计算机（Personal Computer） ，由微处理器芯片、存储器、接口装在印刷电路上，加上插件板组成主机，再配上外部设备、系统软件组成。1.5 试从微型计算机的结构说明数据总线、控制总线和地址总线的作用。数据总线：用于传送数据。数据总线是双向的。数据总线上传送的可以是指令代码、状态量及控制量。地址总

2、线：用于传送地址信息。地址总线是单向的。地址总线的位数决定 CPU 可以直接寻址的内存范围。控制总线：用来传送控制信号。2.1 试从 8086 到 PENTIUM4 的发展历程说明微处理器发展的特点. 从单线程走向多线程，从外置CACHE 到内置 CACHE，从 6 位到 32 位，这是更新换代的显著特点，微处理器的性能每隔 18 个月提高一倍，或者价格下降一半。2.1 试说明 8086 和 80386 微处理器的通用寄存器有何不同，为什么？ 因为数据总线宽度不同，8086 的数据总线是 16 位的，80386 的数据总线是32 位的，所以 8086 的通用寄存器是16 的，包括AX、BX、C

3、X、DX、SI、DI、BP、SP，而 80386 的通用寄存器是 32 位的，包括EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP。为了和 8086 兼容，32位寄存器EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP 的低 16 位可以当做 16位寄存器来使用，分别是AX、BX、CX、DX、SI、DI、BP、SP，同时为了支持 8 位操作，EAX、EBX、ECX、EDX 的低 16 位可以分别当做 2 个 8 位寄存器使用，即AH、AL、BH 、 BL、CH、CL、DH、DL 。2.1 试说明标志寄存器中 AF 和 PF 和 DF 定义和用途。名称 符号 结果对标志

4、的影响 值 符号表 示 结果0 PL 正数符号标志 SF 字：D 15位字节：D 7位 1 NG 负数0 NZ 结果非零零标志 ZF D0+D1+D7|15 1 ZR 结果为零0 PO 低 8 位中 1 的个数为奇数奇/偶标志 PF D0、D 1、D 7的异或非1 PE 低 8 位中 1 的个数为偶数0 NC 无进(借)位进(借)位标志 CF 字：D 15的进(借)位字节：D 7的进(借)位 1 CY 有进(借)位0 NA 无辅助进(借)位辅助进(借)位标志 AF D3 的进(借)位 1 AC 有辅助进(借)位0 NV 无溢出溢出标志 OF 最高两位的进(借)位的异或1 OV 有溢出名称 符号

5、 值 符号表示 结果0 UP 增值方向标志 DF1 DN 减值0 DI 禁止中断中断标志 IF1 EI 允许中断0 禁止跟踪标志 TF1 跟踪2.4 试说明段寄存器的作用，为什么在32 位微处理器中段寄存器仍是 16位的？ 在 32 位的计算机里面，16 位的段寄存器里面的是段选择子的首地址，通过 16 位段寄存器中的地址找到段选择子从而可以确定段基地址。其实，可以像 8086 那样，使用 32 位段寄存器+32 位偏移地址2.4 8086 的读周期时序与写周期时续的区别有哪些？2.5 什么是指令周期？什么是总线周期？什么是时钟周期？并说明三者的关系。 指令周期：是指执行一条指令所占用的全部时

6、间，一个指令周期通常含 14 个机器周期。总线周期：通常把 CPU 通过总线对微处理器外部（存贮器或 I/O 接口）进行一次访问所需时间称为一个总线周期。时钟周期：又称状态周期，是震荡周期的两倍，每个时钟的前半周期完成算数逻辑操作，在后半周期，内部寄存器与寄存器间的传输一般在此状态发生。3.1 设DS=1000H，SS=2000H，AX=1A2BH，BX=1200H，CX=339AH，BP=1200H，SP=1350H，SI=1354H， （11350H）=0A5H， （11351H ）=3CH， （11352H）=OFFH， （11353H ）=26H， （ 11354H）=52H ， （1

7、1355H）=0E7H， （126A4H）=9DH， （126A5H ）=16H,(21350H)=88H,(21351H)=51H。下列各指令都在此环境下执行，在下列各小题的空格中填入相应个指令的执行结果。（1） MOV AX，1352HAX=_1352H_(2) MOV AX, 1352HAX=_26FFH_(3) MOV 0150H BX, CH(11350H)=_33H_, (11351H)=_3CH (4) MOV AX, 0150H BPAX=_解：EA= BP0150H1350H PA=SS*16+EA=20000H+1350H=21350H AX=5188H(5) POP AX

8、AX=_, SP=_解：EA= SP=1350H PA=SS*16+EA=20000H+1350H=21350H AX=5188H, SP=1350H+2H=1352H(6) ADD SI, CX（11354H）=_ ， （11355H）=_，SF=_, ZF=_, PF=_, CF=_OF=_解：EA=SI=1354H, PA=DS*16+EA=10000H+1354H=11354HCX=339AH, (11354H)=52H，(11355H)=OE7H0E752H+339AH=11AECH-(11355H): (11354H)(11354H) =0ECH, (11355H)= 1AHCF=

9、1,ZF=0,PF(低八位奇偶校验)：0ECH= 11101100BPF=0SF(最高位状态)，1H=0001BSF=0OF(溢出标志 )0E752H1110011101010010B339AH=11001110011010B1110011101010010+ 1100111001101010001101011101100(7) SUB BH, 0150H BXSIBH=_, SF=_,ZF=_, PF=_, CF=_, OF=_解：EA=0150H+BX+SI=26A4H；PA=DS*16+EA=10000H+26A4H=126A4H；(126A4H)=9DH,BH=12HBH=75H, S

10、F=0,ZF=0,PF=0, CF=1 ,OF=0(8) INC BYTE PTR 0152H BX(11352H)=_,(11353H)=_,CF=_解：EA=0152H+ BX= 1352H,PA=DS*16+EA=11352,(11352H)=0FFH, (11352H)=00H, (11353H)= 26H, 不影响CF(9) INC WORD PTR 0150H BX(11352H)=_,(11353H)=_,CF=_EA=0152H+ BX= 1352H, PA=DS*16+EA=11532,(11352H)=0FFH, (11353H)= 26H (11352H)=00H, (1

11、1353H)= 27H, 不影响CF (10) SAR BYTE PTR 0150H BX, 1(11350H)=_,CF=_,OF=_解：EA=BX+0150H=1350HPADS*16+EA=11350H,(11350H)=0A5H= 10100101B11010010B=0D2H, CF=1,OF=0(当移位数为 1 是，最高位不变则 OF=0)(11) SAL BYTE PTR 0150H BX, 1(11350H)=_,CF=_,OF=_解：EA=BX+0150H=1350H,PA=DS*16+EA=11350,(11350H)=0A5H= 10100101B01001010B=4A

12、H, CF=1,OF=13.4 阅读下列各小题的指令序列,在后面空格中填入该指令序列的执行结果。（1）MOV BL， 85HMOV AL， 17HADD AL， BLDAAAL=_, BL=_,CF=_解：17H+85H9CHAL DAA 压缩的 BCD 码加法十进制调整指令。(AL 的低 4 位9 或 AF=1，AL AL+06H,AF1;AF 是辅助进位标志用以标志 D3 向 D4 的进位AL 的高 4 位9 或 CF=1，AL AL+60H,CF1;）AL=9CH+ 06H=0A2HAL=0A2H+60H=02H, BL=85H CF=1(2) MOV AX, BXNOT AXADD A

13、X, BXINC AX AX= , CF= 解：lNC 不影响标志位 AX=0000H， CF=0(3) MOV AX, 0FF60HSTCMOV DX , 96XOR DH , 0FFHSBB AX DX AX= , CF= 解：XOR 命令 会使 CF0,OF0 96=60H，AX=0000H, CF=0(4) MOV BX , 0FFFEHMOV CL , 2SAR RX , CLBX= , CF= 解：0FFFEH=1111111111111110B1111111111111111B,CF=01111 1111 1111 1111B,CF=14.3 程序中数据定义如下：ARRAY DB

14、ABCDEFRESULT DB ?TABLE DW 20 DUP(?)则执行指令 MOV AX , TYPE RESULT 后，AX=?1MOV BX , TYPE TABLE 后，BX=?2MOV CX , LENGTH TABLE 后， CX=?20MOV DX , LENGTH ARRAY 后，DX=?1MOV SI , SIZE TANLE 后，SI=?2*20=40MOV DI , SIZE ARRAY 后，DI=?14.9 试按下列要求在数据段中依次书写各数据定义语句；（1）以 DA1 为首字节的连续存储单元中存放 20H个重复的数据序列：2、3、10 个 4、1 个 7。（2）D

15、A2 为字符串变量，用字变量（DW）设置一字符串；STUDENTS （按此顺序存放在各单元中） 。（3）用等值语句给符号 COUNT 赋值以 DA1 为首址的数据区共占有的字节数，此等值语句必须放在最后一语句。解答：（1）DA1 DB 20H DUP（2， 3，10 DUP（4） ，7）（2）DA2 DW TS， DU， NE， ST，（3） COUNT EQU DA2- DA14.10 下面程序段是实现从键盘输入十个一位 10 进数后累加，最后累加和以非压缩 BCD 码形式存放在AH（高位）和 AL（低位）中。试把程序段中所空缺的指令填上。XOR BX ， BXLOP； MOV AH， 01

16、H ；键盘字符输入INT 21HMOV AL ， BHADD AL ， BL MOV BX ， AXLOOP LOP XOR BX ,BX ;BX 清零MOV CX,10 ; 传送数据长度LOP:MOV AH,01H;中断 INT 21H 的 01H 号调用INT 21H ;中断调用 P172, 键入值送入 AL 中MOV AH,BH ;将 BH 的内容传 AHADD AL,BL ;BL 与 AL 的值相加,结果在 AL 中AAA ;非压缩 BCD 码加法调整MOV BX,AX ;累加结果送 BXLOOP LOP ;CX-1CX,判断 CX0,则转4.11 下面程序段的功能是把数据区的数转换为

17、对应的码，是完善本程序段。DA1 DB 00H ， 01H ，02H ，03H ，04H ，05H ，06H ，07H ，08H ，09HASCI DB 10 DUP（？）CUNT = ASCI-DAILEA SI ，DA1 LEA DI， ADCILOP1： MOV AL , SIMOV DI , ALINC SIINC DILOOP LOP1解：DA1 DB 00H,01H,02H,03H,04H,05H,06H,07H,08H,09H ASCI DB 10 DUP(?)CUNT = ASCI-DA1LEA SI,DA1 ;送数组 DA1 的首地址偏移量到 SILEA DI, ASCI ;

18、送数组 ASCI 的首地址偏移量到 DI MOV CX, CUNT;送数组 DA1 的长度LOP1: MOV AL,SI ;取数ADD AL,30H;或者 OR AL,30H;加 30H 变成ASC码MOV DI,AL ;转换后存入数组 ASCI INC SI ;源数据地址加 1INC DI ;目的数据地址加 1 LOOP LOP1 ;CX-1CX,判断 CX0,则转5.1 用下列芯片构成存储系统,各需要多少个RAM 芯片?需要多少位地址作为片外地址译码? 设系统为 20 位地址线,采用全译码方式.(1)5124 b RAM 构成 16KB 的存储系统(2)10241 b RAM 构成 128

19、KB 的存储系统(3)2K4 b RAM 构成 64KB 的存储系统(4)64K1 b RAM 构成 256KB 的存储系统解 芯片 存储系统容量 多少芯片 片外译码线(20 根地址)(1)5124 位 16KB 64 片 11 根 5128 位 2 片 1K 8 位 4 片16 4 片=64 片片内地址寻址 512=29,片内地址寻址将用去 9 根线,片外译码线 20-9= 11 根(2)10241 位 128KB 1024 片 10 根 10248 位 8 片 128K 位 8 位 8 片 128=1024片片内地址寻址 1024=210,片内地址寻址将用去 10 根线,片外译码线 20-

20、10= 10 根 (3)2K4 位 64KB 64 片 9 根2K8 位 2 片 2K 32=64KB, 2 片 32=64 片片内地址寻址 2K=211,片内地址寻址将用去 11 根线,片外译码线 20- 11 = 9 根 (1)64K1 位 256KB 32 片 4 根64K8 位 8 片 64K 8 位 4=256KB8 片 4=32 片片内地址寻址 64K=216,片内地址寻址将用去 16 根线,片外译码线 20-16=45.2 现有一种存储芯片容量为 5124b,若要用它组成 4KB 的存储容量.需要多少这样的存储芯片?每片芯片需要多少寻址线?而 4KB 存储系统最少需要多少寻址线?

21、解答:5124 位的芯片 2 片 5128 位的 2 组(4 片) 1K8 4 4=16 片(1)需要 16 片 5124 位可以组成 4KB 的存储容量(2)512=29需要 9 根地址线片内寻址(2) 4KB=212,系统需要 12 根寻址线5.5 使用 6116、2732 和 74LS138 译码器构成一个存储容量为 12KB ROM(00000H02FFFH)、8KB RAM(03000H04FFFH)的存储系统.系统地址总线为 20位,数据总线为 8 位.A19 A16 A15 A12 A11 A10 A9 A8 A7 A4 A3 A0 1# ROM 0 0 0 0 0 0 0 0

22、0 0 0 0 0 0 0 0 0 0 0 0Y0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 12# ROM 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0Y1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 13# ROM 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0Y2 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1A19 A16 A15 A12 A11 A10 A9 A8 A7 A4 A3 A0 1# RAM 0 0 0 0 0

23、0 1 1 0 0 0 0 0 0 0 0 0 0 0 0Y3 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 12# RAM 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0Y3 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 13# RAM 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0Y4 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 14# RAM 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0Y4 0 0

24、0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 16.1 CPU 同外设交换的信息有三种类型：数据信息、状态信息和控制信息，请说明 CPU 是如何通过其三总线（地址总线、数据总线和控制总线）同外设交换这三类信息的？6.2 简述查询式数据传送方式的工作过程。 （1）通过执行一条输入指令，读取所选外设的当前状态。 （2）根据该设备的状态决定程序去向，如果外设正处于“忙”或“为准备就绪” ，则程序转回重复检测外设状态，如果外设处于“空”或“准备就绪” ，则发出一条输入/输出指令，进行一次数据传送。 6.3 简述中断传送方式的工作过程。 在中断传送方式中，通常是在程序中安排好在某一

25、时刻启动某一台外设，然后 CPU 继续执行其主程序，当外设完成数据传送的准备后，向 CPU 发出“中断请求”信号，在 CPU 可以响应中断的条件下，现行主程序被“中断”，转去执行“中断服务程序”，在“中断服务程序”中完成一次 CPU 与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处继续执行。6.4 简述三种 DMA 传送方式的区别。 （1）单字节传送方式：每次 DMA 传送只传送一个字节的数据，传送后释放总线，由 CPU 控制总线至少一个 完整的总线周期。以后又是测试 DMA 请求线 DREQ，若有效，再进入 DMA 周期。在这种方式中要注意： 1 在 DMA 响应信号 DACK

26、 有效前，DREQ 必须保持有效；即使 DREQ 在传送过程中一直保持有效，在两次 2 传送之间也必需释放总线。 （2）成组传送方式：一个 DMA 请求可以传送一组信息，这一组信息的字节数由编 程决定，只要在 DACK 有效之前 DREQ 保持有效即可。一旦 DACK 有效，不管 DREQ 是否有效，DMAC 一直 不放弃总线控制权，直到整个数组传送完。 （3）请求传送方式：又称查询传送方式。该方式的传送类似于成组 传送方式，但每传送一个字节后，DMAC 就检测 DREQ，若无效，则挂起；若有效，继续 DMA 传送，直到 一组信息传送结束；外加信号强制 DMAC 中止操作。6.5 简述 DMA

27、 控制器同一般接口芯片的区别。 能发出地址信息，对存储器寻址， 并修改地址指针。 DMAC 内部必须有能自动加 1 减 1 的地址寄存器；能发出读、写控制信号，包括存储器访问信号和 I/O 访问信号。7.1 具有中断屏蔽的接口电路中的“屏蔽”同“可屏蔽中断”中的“屏蔽”是否一回事，若不是，有何区别？7.2 8086CPU 有哪几种中断？ 内部中断和外部中断，其中，内部中断有除法出错，溢出，断点，指令，单步中断。外部中断有 INTR 和 NMI。7.3 简要说明 8086 中断的特点.7.4 简述 8086 可屏蔽中断的响应过程.7.5 简要说明 8259A 中断控制器中的IRR，ISR 和 I

28、MR 3 个寄存器的功能。7.8 简要说明 8259A 的 5 种中断优先权管理方式的特点. 1）完全嵌套方式（系统默认方式）：按固定优先级高低来管理中断,IR0 最高,IR7最低，低级中断可被高级中断所中断，不响应同级中断 （2）自动循环方式：中断源的中断优先级随着中断结束而改变的中断优先权管理方式.刚结束的中断源的中断优先级最低 （3）特殊循环方式：类似于自动循环,不同的是在中断结束时发出特殊循环方式操作命令指定某个中断源的中断优先级最低 （4）特殊屏蔽方式：在某些场合,希望能动态地改变中断优先结构,程序的某些部分要求禁止低级中断源的中断请求,但在高级中断服务处理过程中希望允许低级中断.

29、（5）查询排序方式：这是一种用软件查询方法来响应与8259A 相连接的 8 级中断请求的方式。 7.9 简要说明 8259A 的两种中断结束方式的特点. 在中断结束时要清除ISR 中记忆的中断服务标志 （1）EOI命令方式：在中断结束时由 CPU 向8259A 发中断结束命令,有 2 种 EOI 命令：普通 EOI 命令,清除优先级最高的中断源的中断服务标志；特殊 EOI 命令,带有用于指定 ISR 中相应位复位的3 位编码信息,清除指定中断源的中断服务标志 （2）自动 EOI 命令方式：8259A 工作在自动 EOI 命令方式时,由 CPU 发出的中断响应信号 INTA 清除中断服务标志.这

30、种方式不能实现中断优先嵌套.8.1 根据接口电路的功能,简要说明IO 接口电路应包括哪些电路单元?8.2 扼要说明 8255A 工作于方式 0 和方式 1 的区别？ 8255A 的 3 个端口在使用时有什么差别？ 方式 0 可以工作于无条件传送方式， 也可工作于查询传送(条件传送)方式， 可由用户选择 PCL 和 PCH 中各一条 线作为 PA 口和 PB 口的联络信号线， 方式 0 不能工作于中断传送方式； 方式 1 可以工作于查询传送方式和中断 传送方式，芯片规定了 PC 口中 6 条线作为 PA 口和 PB 口同外设之间的联络信号线以及同 CPU 之间的中断请 求线。通常端口 A 或 B

31、 作为输入输出的数据端口(端口 A 还可以作为双向数据端口),而端口 C 作为控制或状态信息 的端口,它在“方式“字的控制下，可以分成两个 4 位的端口。每个端口包含一个 4 位锁存器。它们分别与端口 A 和 B 配合使用,可用以作为控制信号输出,或作为状态信号输入。8.14 说明 DAC0832 芯片中 8 位输入寄存器和 8 位 DAC 寄存器的作用及工作过程。8.18 键盘输入信息的过程有哪些？ （1）检测是否有键按下 （2）查出按下的是哪个键 （3）将该键所代表的信息翻译成计算机能 （4）识别的内部代码，如 ASCII 或其他预先约定的编码。8.30 如果 8251A 的工作方式寄存器

32、内容为 01111011，那么发送的字符格式如何？为了使接受的波特率和发送的波特率分别位 300b/s 和 1200b/s，试问加到 和 上时钟信号的RXCT频率应为多少？31.试说明 8284A 芯片的功能。32.试说明 8288 芯片的功能。33.简要说明 8259A 中断控制器的IRR，ISR,IMR 和 3 个寄存器的功能。34.试说明 8237A 的主要性能。9.1 什么是总线，简述微机总线的分类。总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。总线可以按其功能、性能和级别分类。总线按其信号线上传输的信息性质可分为三组： 数据总线，一般情况下是双向总线；

33、地址总线，单向总线，是微处理器或其他主设备发出的地址信号线； 控制总线，微处理器与存储器或接口等之间9.2 什么是总线标准？为什么要制定总线标准？总线标准包括哪些内容？总线标准是把各种不同的模块组成计算机系统(或计算机应用系统)时必须遵守 的规范。总线标准为计算机系统(或计算机应用系统)中各模块的互联提供了一个标准 界面。该界面对界面两侧的模块而言都是透明的，界面任一方只需根据总线标准的要求 实现接口的功能，而不必考虑另一方的接口方式。采用总线标准，可以为计算机接口的 软、硬件设计提供方便使各模块的接口芯片设计相对独立，为接口软件的模块化设计 带来方便。总线标准都必须有详细和明确的规范说明，一

34、般应包括如下几部分：(1)机械结构规范 ：确定模板尺寸、总线插头、边沿连接器等的规格及位置等；(2)功能规范：确定各引脚 信号的名称、定义、功能与逻辑关系，对信号相互作用的协议(定时)进行说明；(3)电气 规范：规定信号工作时的高低电平、动态转换时间、负载能力以及最大额定值。9.5 简述 PCI 总线的标准。PCI 总线是一种高性能的 32 位64 位标准总线，为系统提供了一个高速的数据传 输通路。其特点为：(1)突出的高性能，传输速率可达528MB/s，支持突发工作方式； (2)良好的硬件兼容性，可支持不同结构的处理器； (3)优良的软件兼容性，可完全兼容现有的驱动程序和应用程序；(4)支持

35、即插即用； (5)支持多主设备系统； (6)相对的低成本，采用最优化的芯片和多路复用的体系结构；(7)适度地保证了数据的完整性，提供了数据和地址的奇偶校验功能，保证了数据的完整和准确； (8)定义了 5v 和3.3V 两种信号环境。9.10 简要说明 PC/XT 总线，ISA 总线和 EISA 总线的联系和区别。PC/XT 总线是 8 位总线8 位数据线、20 位地址线，共 62 条信号线； ISA 总线是16 位总线16 位数据线、24 位地址线、共 62+36 条信号线； EISA 总线是32 位总线32 位数据线、32 位地址线，IO 插槽分两层，上层即 ISA 总线、下层即 EISA 总线新增的信号线，EISA 总线支持多个总线主控器、支持突发式传输、 具有循环优先的总线仲裁。