收藏 分享(赏)

01-第一章 Cortex-M3处理器简介.ppt

上传人:hyngb9260 文档编号:7268438 上传时间:2019-05-11 格式:PPT 页数:24 大小:857KB
下载 相关 举报
01-第一章 Cortex-M3处理器简介.ppt_第1页
第1页 / 共24页
01-第一章 Cortex-M3处理器简介.ppt_第2页
第2页 / 共24页
01-第一章 Cortex-M3处理器简介.ppt_第3页
第3页 / 共24页
01-第一章 Cortex-M3处理器简介.ppt_第4页
第4页 / 共24页
01-第一章 Cortex-M3处理器简介.ppt_第5页
第5页 / 共24页
点击查看更多>>
资源描述

1、第一章 Cortex-M3 处理器简介,引言,2006 年 ARM 公司推出了基于 ARMv7 架构的 Cortex 系列的标准体系结构,以满足各种技术的不同性能要求,包含 A、R、M 三个分工明确的系列: A 系列:面向复杂的尖端应用程序,用于运行开放式的复杂操作系统; R 系列:适合实时系统; M 系列:专门针对低成本的微控制领域。,1.1 Cortex-M3 处理器特点1.2 Cortex-M3 处理器基本结构1.3 STM32 系列处理器,1.1 Cortex-M3 处理器特点,基于哈佛架构的 3 级流水线内核 Thumb-2 指令集 嵌套矢量中断控制器(NVIC) 存储器保护单元(M

2、PU) ARM CoreSight 调试跟踪体系结构,1.2 Cortex-M3 处理器基本结构,处理器核Cortex-M3 NVIC Bus Matrix FPB(Flash Patch and Breakpoint) DWT ITM MPU ETM TPIU SW/SWJ-DP,Cortex-M3核的主要特点,使用 Thumb-2 指令集,集 Thumb 指令集和 ARM 指令集优点于一体; 采用 Harvard 结构,同时存取指令和数据;三段流水线; 可在单周期内完成 32 位乘法;硬件除法; 有 Thumb 和 Debug 两种操作状态; 有 Handler 和 Thread 两种操作

3、模式; 快速进入和退出中断服务程序; 可中断连续 LDM/STM、PUSH/POP 指令; 支持 ARMv6 类型的 BE8/LE; 支持 ARMv6 非对齐访问。,嵌套矢量中断控制器(Nested Vectored Interrupt Controller,NVIC)特点,外部中断数量可配置为从 1 到 240 个; 用来表示优先权等级的位数可配置为从 3 到 8; 支持电平触发和脉冲触发中断; 中断优先级可动态重置; 支持优先权分组; 支持尾链技术; 进入和退出中断无需指令,中断进入时可自动保存处理器状态,退出时可自动恢复处理器状态;,Bus Matrix,Bus matrix 有如下外部

4、总线接口: Icode 总线:从代码空间预取指令及向量; DCode 总线:从代码空间存取数据或进行调试访问; System 总线:从系统空间预取指令及向量、存取数据或 进行调试访问; PPB总线:用于从系统空间存取数据或进行调试访问,Bus matrix 负责实现以下控制: 非对齐访问; 位操作:控制由位段别名到位段区域的转换访问; 写缓冲。,FPB(Flash Patch and Breakpoint),FPB 有 8 个比较器,用来实现从代码空间到系统空间的转换访问和硬件断点:6 个可独立配置的指令比较器,用于转换从代码空间到系统空间的指令预取,或执行硬件断点;2 个常量比较器用于转换从

5、代码空间到系统空间的常量访问。,数据观测与跟踪单元(Data Watchpoint and Trace、DWT),DWT 有 4 个比较器可配置为硬件断点、ETM 触发器、PC 采样事件触发器或数据地址采样触发器;DWT 有几个计数器或数据匹配事件触发器用于性能剖析;DWT 可配置用于在定义的时间间隔发出 PC 采样信息,而且可发出中断事件信息。,测量跟踪宏单元(Instrumentation Trace Macrocell,ITM),软件跟踪:软件可直接写 ITM 单元内部的激励寄存器,使之向外发送相关信息包;硬件跟踪:DWT 产生信息包,由ITM 向外发送;时间戳:ITM 可产生与所发送信

6、息包相关的时间戳包,并向外发送。,存储器保护单元(Memory Protection Unit,MPU),MPU 提供以下支持: 存储保护;保护区域重叠; 访问允许控制;向系统传递存储器属性。通过以上支持,MPU 可: 实现存储管理优先规则; 分离存储过程; 实现存储访问规则。,嵌入式跟踪宏单元(Embedded Trace Macrocell,ETM),TPIU 单元是ITM 单元、ETM 单元与片外跟踪分析器之间传递跟踪数据的桥梁。TPIU 单元兼容CoreSight 调试体系结构。,SW/SWJ-DP,对于此调试接口,外部调试口有两种可能的实现方法:串行 JTAG 调试接口SWJ-DP:

7、SWJ-DP 是一个结合JTAG-DP 和 SW-DP的标准CoreSight 调试口;SW-DP 调试口:该调试口通过两个引脚(clock + data)实现与处理器内部AHB-AP 的接口。,1.3 STM32 系列处理器,1.3.1 STM32 处理器的分类 1.3.2 STM32F10x 处理器的内部结构 1.3.3 STM32 系列MCU 的优点 1.3.4 STM32 处理器开发工具,1.3.1 STM32 处理器的分类,STM32F1 系列处理器目前分为 5 个子系列 STM32F100 - 24 MHz CPU with motor control STM32F101 是标准型

8、系列,工作在 36MHz; up to 1 Mbyte Flash STM32F102 - 48 MHz CPU with USB FS STM32F103 是增强型系列,工作在 72MHz,带有更多片内RAM 和更丰富的外设。up to 1 Mbyte Flash with motor control, USB and CAN STM32F105/107 - 72 MHz CPU with Ethernet MAC, CAN and USB 2.0 OTG,Cortex-M3结构简图,1.3.2 STM32F10x 处理器的内部结构,基本型与增强型配置的差异,1.3.3 STM32 系列MC

9、U 的优点,先进的内核结构:STM32 系列使用了 ARM 最新的、先进架构的 Cortex-M3 内核。优秀的功耗控制:STM32 处理器具有三种低功耗模式和灵活的时钟控制机制,用户可以根据自己所需的耗电/性能要求进行合理的优化。,1.3.3 STM32 系列MCU 的优点,性能出众而且功能创新的片上外设:STM32 处理器片上外围的优势来源于双APB 总线结构,其中有一个高速 APB(速度可达CPU 的运行频率),连接到该总线上的外设能以更高的速度运行。针对 MCU 应用中最常见的电机控制,STM32 对片上外围设备进行一些功能创新。高度的集成整合:STM32 处理器最大程度地实现集成,尽可能地减少对外部器件的要求。易于开发,可使产品快速进入市场。,1.3.4 STM32 处理器开发工具,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报