1、1,2019年5月11日星期六,第十四章 逻辑门电路,从本章开始，我们转入数字电路学习。与模拟信号不同，数字信号的幅度并非连续变化，通常只有两种状态（如：电位的高与低，电流的有与无等），用符号“0”和“1”表示。将0和1按时间先后组成一定的系列，即可表征各种信息。产生和处理数字信号的电路，统称数字电路。,数字电路在数字计算机、数字控制、数据采集和处理、数字通讯等领域获得广泛应用。这主要基于以下优点：,（4）基本电路结构简单，适合集成和系列化生产。,（3） 便于储存和读取；,（2） 高精度（凭借提高数字信号的位数）；,（1） 抗干扰（0和1易于区别）；,2,2019年5月11日星期六,14-1
2、脉冲信号,实际中的脉冲矩形波为：,在数字电路中，所处理的信号是脉冲的，脉冲是一种跃变信号，常见的是矩形波或尖顶波.,3,2019年5月11日星期六,一、脉冲信号 的参数:,（6）脉冲频率f：,A,0.9A,0.1A,0.5A,tr,tp,tf,T,（1）脉冲幅度A:,（2）脉冲前沿tr：,（3）脉冲后沿tf：,（4）脉冲宽度tp：,（5）脉冲周期T：,脉冲信号变化的最大值。,从脉冲幅度的10%上升到90%所需的时间。,从脉冲幅度的90%下降到10%所需的时间。,从脉冲前沿幅度的50%到后沿50%所需的时间。,脉冲幅度的10%两点之间的时间间隔。,单位时间的脉冲数，f=1/T。,4,2019年5
3、月11日星期六,脉冲信号有正和负之分。如果脉冲跃变后的值比初始值高，则为正脉冲；反之，则为负脉冲。,0,3V,0,-3V,正脉冲,负脉冲,3V,0,0,-3V,二、正脉冲和负脉冲,5,2019年5月11日星期六, 14-2 逻 辑 代 数及应用,逻辑代数也称布尔代数，它是分析与设计逻辑电路的数学工具。他虽然和普通代数一样也用字母（A、B、C等）表示变量，但变量的取值只有“1”和“0”两种，所谓逻辑“1”和逻辑“0” 。他们不是数学符号，而是代表两种相反的逻辑状态。逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。,在逻辑代数中只有逻辑乘（“与”运算）、逻辑加（“或”运算）
4、和求反（“非”运算）三种基本运算。,根据这三种基本运算可以推导出逻辑运算的一些法则，这就是下面列出的逻辑代数运算法则。,6,2019年5月11日星期六,基本运算法则,0A=0,基本定律,或,与,非,1A=A,AA=A,0+A=A,1+A=1,A+A=A,7,2019年5月11日星期六,交换律：,A+B=B+A,结合律：,A+B+C=A+(B+C)=(A+B)+C,分配律：,A+BC=(A+B)(A+C),=A(1+C+B)+BC=A+BC,AB=BA,ABC=(AB)C=A(BC),A(B+C)=AB+AC,(A+B)(A+C)=AA+AC+AB+BC=A+AC+AB+BC,证：,吸收律：,A
5、（A+B）=A,A+AB=A,证：,8,2019年5月11日星期六,反演律（摩根定律）,证：,9,2019年5月11日星期六,晶体管不仅具有放大作用，而且还具有开关作用。在数字电路中就是利用晶体管的开关作用。,14-3 晶体管的开关作用,10,2019年5月11日星期六,一、放大状态,2、IC=IB成立,1、发射结正偏，,集电结反偏,UCE=UCC-RCIC成立,1、发射结正偏，集电结正偏。,2、饱和条件：,二、饱和状态,11,2019年5月11日星期六,2、一般UBE0.5V时就截止，为了可靠一般加反压。 IB=0，IC=ICEO0，UCE=VCC,三、截止状态,1、发射结和集电结都反偏,1
6、2,2019年5月11日星期六,例题,在图示电路中，UCC=6V，RC=3K，RB=10K，=25，当输入电压Ui分别为3V、1V、和-1V时，试问晶体管处于何种工作状态？,解：,晶体管临界饱和时的基极电流,当Ui=3V时，,晶体管处于深度饱和状态。,当Ui=1V时，,晶体管处于放大状态。,当Ui=-1V时，晶体管可靠截止。,13,2019年5月11日星期六,所谓门就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。因此，门电路的输入信号与输出信号之间存在一定的逻辑关系，所以门电路又称为逻辑门电路。,14-4 基本逻辑门电路,基本门有：,14.4.1、门电路的基本概念,逻辑门
7、电路是数字电路的基本元件。,“或门”,“非门”,下面我们以常见的开关电路来说明这三个门的意义。,“与门”,14,2019年5月11日星期六,真值表：,由开关组成的“与门”逻辑门电路,逻辑表达式：,F=AB,1、“与门”,设开关通为“1”， 断为“0”,A,B,通,断,断,断,断,通,通,通,F,暗,暗,亮,暗,该式也称为逻辑“乘”,灯亮为“1”，灯暗为“0”,15,2019年5月11日星期六,2、“或门”,设开关通为“1”， 断为“0”灯亮为“1”，灯暗为“0”,由开关组成的“或门”逻辑门电路,逻辑表达式：,F=A+B,真值表：,A,B,通,断,断,断,断,通,通,通,F,暗,亮,亮,亮,该式
8、也称为逻辑“加”,16,2019年5月11日星期六,3、“非门”,真值表：,由开关组成的“非门”逻辑门电路,逻辑表达式：,设开关通为1，断为0灯亮为1，灯暗为0,17,2019年5月11日星期六,在数字电路中，这些门电路都是有半导体元件组成的，而不是用有触点的开关。门电路的输出和输入都有两种状态，高电平和低电平，我们用“1”和“0”表示，称为正逻辑系统。如用“0” 表示高电平，“1”表示低电平，称为负逻辑。 本书中无特别说明都用正逻辑系统。,18,2019年5月11日星期六,14.4.2、二极管“与”门电路,1、电路和符号,电路,符号,74LS0809,19,2019年5月11日星期六,2、工
9、作原理,有低出低，全高出高,（1）当A、B、C不全为1时，如A为0时,由于二极管是共阳极接法，所以二极管阴极电位谁低谁导通。,（2）当A、B、C全为1时。,F=0,F=1,0,1,1,所以二极管DA是导通的，DB 、DC是截止的。,二极管DA 、DB 、DC都是导通的。,1,20,2019年5月11日星期六,F=ABC,3、表达式和真值表,真值表：,表达式,21,2019年5月11日星期六,14.4.3、二极管“或”门电路,1、电路和符号,电路,符号,74LS32,22,2019年5月11日星期六,2、工作原理,有高出高，全低出低,（1）当A、B、C不全为0时，如A为1时,由于二极管是共阴极接
10、法，所以二极管阳极电位谁高谁导通。,（2）当A、B、C全为0时。,F=1,F=0,0,所以二极管DA是导通的，DB 、DC是截止的。,1,0,0,二极管DA 、DB 、DC都是导通的。,23,2019年5月11日星期六,3、表达式和真值表,F=A+B+C,真值表：,ABC F 000 0 001 1 010 1 011 1 100 1 101 1 110 1 111 1,表达式,F=1+1+1=1,24,2019年5月11日星期六,14.4.4三极管“非”门电路,2、工作原理,3、表达式和真值表,1、电路和符号,三极管组成的“非”门电路,真值表：,25,2019年5月11日星期六,二极管“与门
11、”电路,三极管“非门”电路,“与非” 门,26,2019年5月11日星期六,14.4.5、导出逻辑门电路,1、“与”非门(74LS00,74LS20等）,2、“或”非门(74LS02,74LS27等),有高出低，全低出高,有低出高，全高出低,27,2019年5月11日星期六,4、“异或”门,3、“与或非”(74LS50-55,74LS64),28,2019年5月11日星期六,F=ABC,F=A+B+C,29,2019年5月11日星期六,例：已知波形，画出输出波形。,B,C,30,2019年5月11日星期六,作业：P25014.2； 14.3； 14.5,思考题：逻辑运算中的“1”和“0”是否表
12、示两个数字？逻辑加法运算和算术加法运算有何不同？,31,2019年5月11日星期六,14-5 TTL门电路,门电路是逻辑门电路的简称，包含：与门、或门、与非门、或非门、与或非门、异或门等等，是构成数字电路最基本单元电路。常用的集成门电路分为两大类：TTL和CMOS。本节重点讨论基本型门电路TTL，对于CMOS门电路将在下节讨论。,32,2019年5月11日星期六,14.5.1、TTL“与”非门电路(74LS00,74LS20),TTL“与”非门电路及其图形符号,一、电路及符号,33,2019年5月11日星期六,二、工作原理：,多发射极晶体管的等效电路,34,2019年5月11日星期六,1、输入
13、端不全为“1”，如A为“0”时。,0,1,1,1V,5V,5-0.7-0.7=3.6V,F=1,35,2019年5月11日星期六,2、输入端全为“1”,1,1,1,4.3V,1V,F=0.3V,2.1V,F=0,有低出高，全高出低。,36,2019年5月11日星期六,74LS20（4输入2门）,（T063）,74LS00（2输入4门）,（T065）,地,地,电源,电源,37,2019年5月11日星期六,三、主要参数,1、输出高电平电压UOH和输出低电平电压UOL,3.6V,0,A,B,C,D,E,UNH,UON,UIH,UNL,UIL,UOFF,U0/V,UI/V,TTL“与非”门的电压传输特
14、性,（1）UI0.7V时， U03.6V,（2）UI在0.7V-1.3V时,（3）UI1.4时,（4）阈值电压UT=1.4,输出高电平转为低电平时所对应的输入电压称为阈值电压。,UOH2.4V,UOL0.4V,2、噪声容限电压,在保证输出高电平不低于额定值90%的条件下所容许叠加在输入低电平电压上的最大噪声电压，称为低电平噪声容限电压用UNL表示。,在保证输出低电平电压的条件下所容许叠加在输入高电平电压上的最大噪声电压，称为高电平噪声容限电压用UNH 表示。,38,2019年5月11日星期六,3、扇出系数N0,扇出系数是指一个“与非”门能带同类门的最大数目，它表示带负载能力。,对TTL “与非
15、”门，N08。,4、平均传输延迟时间tpd,输入波形,输出波形,50%,50%,tpd1,tpd2,5、输入高电平电流IIH和输入低电平电流IIL,39,2019年5月11日星期六,电路图,14.5.2、三态输出“与非”门电路,40,2019年5月11日星期六,当E=0时，不管AB为何值F为高阻状态,图形符号,逻辑功能,当E=1时，,E为控制端，也称使能端。,41,2019年5月11日星期六,三态输出“与非”门电路主要用途是可以实现用一根导线轮流传送几个不同的数据或控制信号，如图所示，这根导线称为总线。这种用总线来传送数据或信号的方法，在计算机中被广泛采用。,1、数据选择器，如8选1， 74L
16、S251，16脚 2、锁存器，如8D锁存器74LS373 3、总线收发器（如74LS242等）,三态门的应用,42,2019年5月11日星期六,14-6 MOS门电路,MOS场效用管集成电路虽然出现较晚，但由于具有制造工艺简单、集成度高、功耗低、抗干扰能力强等优点，所以发展很快,更便于向大规模集成电路发展。它的主要缺点是工作速度较低。,如果MOS集成门电路只用N沟道（或P沟道）制成的，就简称为NMOS（或PMOS）电路。如果同时采用性能相同、导电极性相反的两种MOS管构成的电路，称为互补对称MOS电路，简称CMOS。下面我们就来分别讨论（以增强型场效用管为例）。,43,2019年5月11日星期
17、六,14.6.1、NMOS门电路：,1、NMOS“非”门电路（反相器）,NMOS“非”门电路,(74HC04),1,F=0,0,T1为驱动管；gm大，导通电阻小。,T2为负载管；gm小，导通电阻大。,F=1,44,2019年5月11日星期六,2、NMOS“与非”门电路,0,1,F=1,1,F=0,45,2019年5月11日星期六,注意：管脚不能悬空,3、NMOS“或非”门电路,1,0,F=0,0,F=1,46,2019年5月11日星期六,4000系列 “非”门 4069 “与非”门 4011 4012 “或非” 4001 4002 “异或” 4030 “同或” “异或”加反相即是。 CMOS
18、HC系列，电源电压26V4000系列，电源电压318V标准10V TTL 工业、民品，4.755.25军器，4.55.5,NMOS的缺点：T1、T2可同时导通。只靠工艺的不同使RT2RT1，为了解决这一问题采用了CMOS。 CMOS:1、CMOS“非”门2、CMOS“与非”门3、CMOS“或非”门,47,2019年5月11日星期六,1、CMOS“非”门,CMOS“非”门,14.6.2、CMOS门电路,1,0,F=0,F=1,D,D,S,S,G,G,48,2019年5月11日星期六,2、CMOS“与非”门,49,2019年5月11日星期六,3、CMOS“或非”门,50,2019年5月11日星期六
19、,21.6.2 逻辑函数的表示方法,数字电路用逻辑代数作分析时，将所有输入量和输出量都看作逻辑变量（非0即1），我们用字母A、B、C 表示，字母上面无反号的叫原变量如A，字母上面有反号的叫反变量如,逻辑函数与逻辑变量之间的关系，可以用逻辑状态表、逻辑式、逻辑图和卡诺图四种方法来表示，它们之间可以相互转换。,其中：输入量是自变量，通称逻辑变量；输出量是因变量；即：逻辑函数。,下面我们以例题来说明四种表示方法。,51,2019年5月11日星期六,例题, 有一T形走廊，在相会处有一路灯，在进入走廊的A，B，C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关
20、同时闭合，灯亮。,设A、B、C代表三个开关（输入变量），,并设开关闭合为“1”，断开为“0”；,灯亮Y（输出变量）为“1”，灯灭为“0”。,试用四种方法表示其逻辑状态。,52,2019年5月11日星期六,1、逻辑状态表,0,A,B,C,Y,0,0,0,0,0,0,1,0,1,1,1,0,0,1,1,0,0,1,1,1,1,0,1,1,1,1,0,1,0,0,1,逻辑状态表,000 0,001 1,010 1,011 0,100 1,101 0,110 0,111 1,53,2019年5月11日星期六,2、逻辑式,逻辑式是用“与”、“或”、“非”等运算来表达逻辑函数的表达式。,（1）由逻辑状态表
21、写出逻辑式,（2）最小项,特点：,1）每项都含有所有的输入变量，每个变量是它的一个因子。,2）每项每个因子或以原变量或以反变量的形式出现一次。,54,2019年5月11日星期六,1）同一个逻辑函数可以用不同的逻辑式来表达；,结论：,2）由最小项组成的“与或”逻辑式是唯一的；,3）逻辑状态真值表也是唯一的。,55,2019年5月11日星期六,3、逻辑图,Y,注意：因为逻辑式不是唯一的， 所以逻辑图也不是唯一的。,56,2019年5月11日星期六,4、卡诺图（美国工程师首创）,卡诺图的绘制,所谓卡诺图，就是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,卡诺图的特点： 每一
22、定格中的变量组合与它上下左右四邻格中的变量组合都只有一个变量发生变化。,卡诺图（以其首创人美国工程师Karnaugh命名）实质上是另一种型式的真值表。用卡诺图简化逻辑函数，简便易行，不费脑筋。但函数中变量过多时绘制繁琐，工作量大。因此，通常多用于不超过四个变量的情况。,57,2019年5月11日星期六,不同变量卡诺图的表示方法,58,2019年5月11日星期六,59,2019年5月11日星期六,注意：既然逻辑函数有四种表达形式，那么四种形式之间是可以互换的，,组合电路的设计,组合电路的分析,60,2019年5月11日星期六,21.6.3、逻辑函数的化简,逻辑运算有两种功能：,（1）将复杂的逻辑
23、表达式化简；,（2）转换逻辑函数的型式，以利于电路的实现。,逻辑函数的基本型式有五种：,与或,或与,与非与非,或非或非,与或非,61,2019年5月11日星期六,由于与或型较为常见，且易于转换成其他型式，我们化简的任务就明确为化成与或最简式。,“最简”一词在这里的含义是：乘积项的项数最少和每个乘积项所含的变量数目也最少。,常见的化简方法有两种（1）逻辑代数法,（2）卡诺图法,下面先讲述逻辑代数法。在此方法中，采用下列规则进行化简。,62,2019年5月11日星期六,方法1、并项法,利用公式,，将两项合并，并消去一个变量。,方法2、吸收法,利用公式,，消去多余的项。,方法3、消去法,利用公式,，
24、消去多余的因子。,1、应用逻辑代数运算法则化简,63,2019年5月11日星期六,方法4、配项法,64,2019年5月11日星期六,例1：化简,65,2019年5月11日星期六,例2：证明,66,2019年5月11日星期六,2、应用卡诺图化简,（A）填写卡诺图用“与或”型式填写。,（B）画包围圈，用矩形包围圈，其原则为：,1）圈中的方格数为2n,2) 包围圈应尽可能大,3）所有含1方格均被圈入,4）各圈所含项不许全部重复,（C）写出结果F=F1+F2+F3+式中F1Fn为各包围圈,67,2019年5月11日星期六,例1：化简,1 1,1 1,1 1,1 1 1 1,F=F1+F2=B+CD,F
25、=B+CD,68,2019年5月11日星期六,例：,69,2019年5月11日星期六,组合逻辑电路的分析和综合，就是讨论它的输出变量与输入变量之间的关系。逻辑函数可用下列四种方法表示：逻辑表达式、逻辑状态表、逻辑图和卡诺图，且相互之间可以转换。,21.7.1、组合逻辑电路的分析,分析逻辑功能, 21-7 组合逻辑电路的分析和综合,分析组合逻辑电路的步骤：,已知逻辑图,写逻辑式,化简或变换,列逻辑状态表,70,2019年5月11日星期六,例：分析下图的逻辑功能,解：,（1）由逻辑图写出逻辑式,G1门,G2门,G3门,G4门,71,2019年5月11日星期六,（2）由逻辑式列出逻辑状态表,写出逻辑
26、状态的各种组合，而后根据逻辑式列逻辑状态表。,（3）分析逻辑功能,当输入A、B不相同时输出为“1”；否则，输出为“0”。 “异或”门,72,2019年5月11日星期六,例：,判一致电路 可用于判断三个输入端的状态是否一致,分析下图的逻辑功能,F=ABC,A,B,C,73,2019年5月11日星期六,21.7.2、组合逻辑电路的综合,例：试设计一逻辑电路供三人（A、B、C）表决使用。每人有一电键，如果他赞成，就按电键，表示“1”；如果不赞成，不按电键表示“0”。表决结果用指示灯表示，如果多数赞成，则指示灯亮，F=1；反之则不亮，F=0。,解：,（1）由题意列出逻辑状态表,输入为A、B、C有八种组
27、合。,已知逻辑要求,列逻辑状态表,写逻辑式,化简或变换,画逻辑图,74,2019年5月11日星期六,（2）由逻辑状态表写出逻辑式,a、取F=1列逻辑式,b、对一种组合而言，输入变量是“与”的逻辑关系。对应于如果输入变量为“1”，则取输入变量本身（如A）；如果输入变量为“0”，则取其反量(非)。而后取乘积项。,逻辑状态表,75,2019年5月11日星期六,c、各种组合之间，是或的逻辑关系故取以上各乘积项之和。由此，可写出逻辑式：,（3）变换和化简逻辑式,（4）由逻辑式画出逻辑图,76,2019年5月11日星期六,（4）由逻辑式画出逻辑图,F,A,B,C,77,2019年5月11日星期六,78,2
28、019年5月11日星期六,在集成电路中，与非门作为基本元件之一。试用与非门构成逻辑图。,F,A,B,C,通过该例题大家可以得出什么结论？,79,2019年5月11日星期六,P242例题21.7.5、例题21.7.6同学自学！,在P244例题中的G2可以这样做：,80,2019年5月11日星期六,例题：,某单位举办军民联欢会，军人持红票入场，群众持黄票入场，持绿票者军民均可入场。试画出实现此要求的逻辑图。,解,设,A=1,A=0,军人，,群众,BC,00,无票,Y=1,Y=0,可入场，,不可入场,01,黄票,10,红票,11,绿票,81,2019年5月11日星期六,在数字电路中，有一些常用的组合
29、逻辑电路已经作为基本的逻辑部件被做成了集成电路：加法器、编码器、译码器和数码显示。,82,2019年5月11日星期六, 21-8. 加法器,在数字系统中，尤其是在计算机的数字系统中，二进制加法器是它的基本部件之一。,在数字电路中，为了把电路的两种状态（“1”态和“0”态）和数码对应起来，常采用二进制。二进制只有0和1两个数码。,这样就可以将任何一个二进制数转换为十进制数。,如果要将十进制数转换为二进制数怎么办？,21.8.1 二进制,基数为2 （0、1）；权为“1”的2n-1。,二进制的进位规则是“逢二进一”，即1+1=10，其中0是20位数，1是21位数因此可以写为10=1210 20。,8
30、3,2019年5月11日星期六,d4、d3、d2、d1、d0分别为相应位的二进制数码1或0。求法如下：,注意:二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法为1+1=10，而逻辑加则为1+1=1.,84,2019年5月11日星期六,21.8.2 半加器,所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。,其中：A和B是相加的两位数； S是半加和数；C是进位数。,半加逻辑状态表,由逻辑状态表可写出逻辑式：,1、定义,2、状态表,3、逻辑表达式,85,2019年5月11日星期六,4、由逻辑式画出逻辑图,半加器逻辑图,86,2019年5月11日星期六
31、,半加器逻辑图,半加器图形符号,用与非门实现逻辑图,87,2019年5月11日星期六,当多位数相加时，半加器可用于最低位求和，并给出进位数，第二位的相加有两个待加数A和B，还有一个来自前面的进位数Ci-1，这三个数相加得出本位和数（全加和数）S和进位数Ci，这种就是全加。,全加逻辑状态表,21.8.3、全加器,1、定义,2、状态真值表,88,2019年5月11日星期六,3、表达式（并变换成与非门的型式）,89,2019年5月11日星期六,90,2019年5月11日星期六,91,2019年5月11日星期六,92,2019年5月11日星期六,全加器逻辑图,全加器图形符号,93,2019年5月11日
32、星期六,1 1,0,0 0,1,0,1 1,1 1,1,1,0,1,1,1101,+1101,11010,A,B,S,C,94,2019年5月11日星期六,用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。,数字电路中，一般用的是二进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。,21.9.1 二进制编码器,二进制编码器是将某种信号编成二进制代码的电路。,21-9 编码器,例如：,95,201
33、9年5月11日星期六,例：要把I0、I1、I2、I7八个输入信号编成对应的二进制代码输出,C=I4+I5+I6+I7,3、由列编码表写出逻辑式,解：1、确定二进制代码的位数,2、列编码表,A=I1+I3+I5+I7,B=I2+I3+I6+I7,需要3位数,96,2019年5月11日星期六,4、由逻辑式画出逻辑图,I0,I1,I2,I3,I4,I5,I6,I7,C,B,A,如果用与非门实现该编码器，应如何设计？,C=I4+I5+I6+I7,A=I1+I3+I5+I7,B=I2+I3+I6+I7,97,2019年5月11日星期六,I0,I1,I2,I3,I4,I5,I6,I7,C,B,A,98,2
34、019年5月11日星期六,21.9.2 二十进制编码器,二十进制编码器是将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制代码的电路。输入09十个数码，输出的是对应的二进制代码。此二进制代码又称二-十进制代码，简称BCD码。,1、确定二进制代码位数,m=10 ，n=4 。,2、列编码表,3、写逻辑式,99,2019年5月11日星期六,8421码 编码器,4、由逻辑式画出逻辑图,100,2019年5月11日星期六,十键式8421码编码器的实用逻辑图,0,0,1,1,101,2019年5月11日星期六,21.9.3 优先编码器,上述编码器每次只允许一个输入端上有信号，但实际上会出现
35、多个输入端同时有信号的情况。这就要求电路能自动识别这些信号按次序进行编码。如计算机的许多设备同时请求输入信号或数据，就需要优先编码器。74LS147就是常用的10/4线优先编码器。,102,2019年5月11日星期六,21-10 译码器和数字显示,译码可以看作编码的反过程，是将（事先编好的）二进制代码（输入）按编码时的愿意译成对应的信号或十进制数码（输出）。,译码过程：,1、列出译码器状态表；,2、由状态表写出逻辑式；,3、由逻辑式画出逻辑图。,103,2019年5月11日星期六,21.10.1、二进制译码器,1、列出译码器状态表；,2、由状态表写出逻辑式；,104,2019年5月11日星期六
36、,三位二进制译码器,A,B,C,105,2019年5月11日星期六,很多场合（数字仪表、计算机和某些数字系统中），常常要把测量数据或运算结果用十进制数显示出来。这要用到显示译码器，它能够把“8421”二-十进制代码译成能用显示器件显示的十进制数。常用的显示器件有半导体数码管、 液晶数码管和荧光数码管等。我们只介 绍半导体数码管。,21.10.2、二-十进制显示译码器,106,2019年5月11日星期六,1、半导体数码管,数码管中的每一段都是一个发光二极管，几段组合就能显示 09 中某个十进制数码。,g,a,b,c,d,e,f,g,a,b,c,d,e,f,107,2019年5月11日星期六,数码
37、管有共阴极和共阳极之分，如图所示：,使用数码管时，每个管都要串联限流电阻（约100）。,2、七段显示译码器,七段显示译码器的功能是把“8421”二 - 十进制代码译成对应于数码管的七字段信号，驱动数码管，从而显示出相应的十进制数码。,视数码管共阴和共阳的情况，显示译码器的输出信号也有所区别。,108,2019年5月11日星期六,下表是采用共阴极数码管时 七段显示译码器的状态表。,109,2019年5月11日星期六,74LS247七段译码器功能表,外引线序号 3 5 4 6 7 2 1 13 12 11 10 9 15 14,110,2019年5月11日星期六,七段显示译码器与数码管的联接：,74LS247与共阳极LED数码管联接的典型应用,111,2019年5月11日星期六,补充：中规模集成电路的应用,应用译码器来实现组合电路的设计,例：试设计一个三人表决电路：1、用任意门设计；2、用与非门设计；3、用2输入与非门设计。,解：设同意为“1”，否则为“0”，通过为“1”， 否则为“0”,112,2019年5月11日星期六,利用38译码器即可实现,
