1、第三章 微处理器与系统结构,本章以8086为例，介绍微处理器内部结构，存储器及I/O组织结构，总线操作及时序。,第 二 章,3.1 微处理器的性能指标,字长 指令数 运算速度 访存空间 指令作业方式,RISC ( Reduced Instruction Set Computer) CISC ( Complex Instruction Set Computer),3.2 8086微处理器结构,第 二 章,INTEL78年推出（79年推出8088 ） 4万多个晶体管(8088为2.9万个晶体管) 时钟频率4.77MHZ 数据线16位（8088的数据线8位） 地址线20位 40脚DIP封装 81年推
2、出Personal Computer（个人计算机、微机）,Intel公司 最早 最基本 8086,第 二 章,EU 控 制 器,标志寄存器,8位队列总线,总线控制逻辑,内部总线16位,20位地址总线,16位数据总线,执行部件EU,总线接口部件BIU,2.2.1 8086CPU内部结构框图,第 二 章,一、8086执行部件EU,EU控制单元,接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制。,运算器,算术逻辑单元ALU,暂存寄存器,通用寄存器组,16位状态控制寄存器FR,(Execution Unit),(Arithmetic Logic Unit)
3、,第 二 章,16位状态控制寄存器FR,唯一能按位操作的16位寄存器,只定义了其中的9位，其余7位不用,6位状态标志位：OF、SF、ZF、AF、PF、CF,3位控制标志位：DF、IF、TF,第 二 章,状态标志位：,反映ALU执行运算后其结果的状态（不是结果本身）,控制标志位：,控制CPU的特定操作 这些标志位的值由指令直接赋值，而不像状态标志位那样由运算结果来决定。,第 二 章,溢出标志位OF（Overflow Flag）：,求解方法：双进位位法最高进位位 次高进位位,操作数的运算结果超出了机器表示的范围称为溢出,状态标志位：,第 二 章,进位/借位标志位CF（Carry Flag）：,最高
4、位向前一位是否有 进位（加法）/借位（减法）,辅助进位/借位标志位AF (Auxiliary Carry Flag)：,数据第三位向第四位是否有 进位（加法）/借位（减法）,第 二 章,符号标志位SF（Sign Flag）：,根据最高位判断两个带符号数运算后结果正/负的标志,若为无符号数的运算，则该位为运算结果的最高数据位，并无正/负符号的含义,第 二 章,奇偶标志位PF（Parity Flag）：,运算结果数据的低八位中“1”的数量为奇数/偶数,零状态标志位ZF（Zero Flag）：,数据运算结果是否为全0,第 二 章,状态标志位受指令操作结果影响：,有些运算操作将影响全部状态标志，如加法
5、、减法运算 有些操作影响部分状态标志，如移位操作 有些指令的操作不影响任何状态标志，如数据传送类指令,第 二 章,例：2个数相加后，分析各标志位的值,第三位向第四位有进位 AF=1；,次高位向最高位有进位 ，最高位向前没有进位， OF = 1 0 = 1,最高位没有进位 CF=0；,低8位中1的个数为偶数 PF=1；,运算结果本身0 ZF=0；,运算结果最高位为1 SF=1；,第 二 章,例：2个数相减后，分析各标志位的值,第三位向第四位没有借位 AF=0；,次高位向最高位没有借位 ，最高位向前没有借位， OF = 0 0 = 0,最高位没有借位 CF=0；,低8位中1的个数为奇数 PF=0；
6、,运算结果本身0 ZF=0；,运算结果最高位为0 SF=0；,第 二 章,控制标志位：,方向控制标志位DF（Direction Flag）：,用于控制数据串操作中增量地址的步进方向,串处理操作后变址寄存器SI和DI的值的变化方式,第 二 章,中断控制标志位IF（Interrupt Flag）：,用于屏蔽8086CPU系统中的可屏蔽中断源,只对可屏蔽中断源有效 对不可屏蔽中断和软中断（指令INT）无效,第 二 章,陷阱控制标志位TF（Trap Flag）：,用于程序设计中的调试,CPU每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令的工作方式，便于进行程序调试，用户能检查当前程序
7、运行的状态及结果。,第 二 章,8086的通用寄存器组,AX,BX,CX,DX,目的变址指针(Destination Index),DI,源变址指针(Source Index),SI,基址指针(Base Pointer),BP,堆栈指针(Stack Pointer),SP,数据寄存器(Data),计数寄存器(Count),基址寄存器(Base),累加器(Accumulator),第 二 章,8086的通用寄存器组,一般情况下通用寄存器可以用于任何指令的操作，可以互相替换使用 数据寄存器可以拆分，地址寄存器不能拆分有些操作规定只能使用某个寄存器，即寄存器的特殊用法,第 二 章,第 二 章,8位队
8、列总线,总线控制逻辑,内部总线16位,20位地址总线,16位数据总线,总线接口部件BIU,8086CPU内部结构框图,第 二 章,二、8086总线接口部件BIU,总线控制逻辑,分时传递地址信息或数据信息,地址生成,16位指令指针寄存器IP,20位地址产生器,4个16位段寄存器,指令队列缓冲器,FIFO 用于暂存指令 取指令和执行指令可重叠操作,Bus Interface Unit,第 二 章,指令队列缓冲器,(1) 每当8086的指令队列中有两个空字节，或者8088的指令队列中有一个空字节时，总线接口部件就会自动把指令取到指令队列中。 (2) 每当执行部件准备执行一条指令时，它会从总线接口部件
9、的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者输入输出设备，那么，执行部件就会请求总线接口部件，进入总线周期，完成访问内存或者输入输出端口的操作；如果此时总线接口部件正好处于空闲状态，那么，会立即响应执行部件的总线请求。完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线的请求。,但有时会遇到这样的情况，执行部件请求总线接口部件访问总线时，总线接口部件正在将某个指令字节取到指令队列中，此时总线接口部件将首先完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线的请求。,(3) 当指令队列已满，而且执行部件又没有总线访问时，总
10、线接口部件便进入空闲状态。 (4) 在执行转移指令、调用指令和返回指令时，下面要执行的指令就不是在程序中紧接着的那条指令了,而总线接口部件往指令队列装入指令时，总是按顺序进行的，这样，指令队列中已经装入的字节就没有用了。遇到这种情况，指令队列中的原有内容被自动消除，总线接口部件会接着往指令队列中装入另一个程序段中的指令。,第 二 章,4个16位段寄存器,8086CPU将1MB寻址空间分为若干段，由段寄存器来识别当前寻址的段，每个段功能各不相同,CS：Code Segment Register代码段寄存器指示当前执行程序所在存储器的区域,DS：Data Segment Register数据段寄存
11、器指示当前程序所用之数据的存储器区域,SS：Stack Segment Register堆栈段寄存器指示当前程序所用之堆栈位于的存储器区域,ES：Extra Segment Register附加段寄存器指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到,第 二 章,16位指令指针寄存器IP,IPInstruction Pointer 存储指令在代码段中的偏移地址,程序运行中自动加1，指向下一条要执行指令的偏移地址,当程序执行到跳转、调用、中断等指令时，IP中的值将根据条件变化,通常不能被直接访问，也不能直接赋值，指令中不会出现对IP的操作,第 二 章,20位地址产生器,CS左移4
12、位,第 二 章,EU与BIU协同工作,在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队,在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度,第 二 章,3.2.2 8086的寄存器结构,第 二 章,3.2.3 8086微处理器的引脚特性,1978/6 Intel 8086 29000 Transistors 3m,第 二 章,3.2.4 8086微处理器的总线特性,地址总线与数据总线的复用特性,(1)时间分隔技术 (2)地址锁存技术,控制总线的分类特性,(1)最小工作模式：所有控制信息由8086本身产生 (2
13、)最大工作模式：8086与8288连接，控制信息由8288提供,第 二 章,一、地址/数据复用线（AD0AD15）,作为地址线时：表示A0A15 输出,作为数据线时：表示D0D15 双向,双向 三态,第 二 章,二、地址/状态复用线（A16/S3A19/S6）,作为地址线时：表示A16A19 输出,作为状态指示时：（输出）S3、S4指示当前使用的段寄存器S5指示IFS6始终保持低电平,输出 三态,第 二 章,三、控制总线,BHE 存储器奇库片选控制线,READY 准备就绪控制线,RESET 复位控制线,TEST 测试控制线,MN/MX 工作模式选择控制线,CLK 时钟脉冲输入线,INTR、NM
14、I、INTA 中断请求/响应控制线,第 二 章,8086复位后相关寄存器的初始状态,第 二 章,RD、WR 存储器读写控制线,M/IO 存储器操作或IO操作选择控制线,ALE 地址锁存允许控制线,DEN 数据允许控制线,HOLD、HLDA 总线保持请求/响应控制线,控制总线（最小模式下）,HOLD,HLDA,总线请求,总线释放,响应请求,CPU接管总线,第 二 章,3.2.6 8086微处理器的工作模式,第 二 章,常用数字逻辑器件介绍,一、缓冲器： 由三态门构成 增加总线驱动能力 用于数据总线双向传输 具备隔离控制功能,常用芯片：Intel8286 输入输出同相Intel8287 输入输出反相74LS245 与8286相同,第 二 章,双向数据收发器8286内部结构,功能表,第 二 章,常用数字逻辑器件介绍,二、锁存器： 由D触发器构成 用于锁存地址/数据复用线上的地址信息,常用芯片：Intel8282 输入输出同相Intel8283 输入输出反相74HC573/373/374,第 二 章,地址锁存器8282内部结构,第 二 章,直通,保持,高阻,地址锁存器8282时序图,8086最小工作模式下控制核心单元的组成,5V,读写控制,读写控制,读写控制,
